目录
一、芯片厂商二、制程2.1 最小栅极宽度（栅长）2.2 制程越小越好2.3 20nm制程的技术问题2.4 10nm制程的技术问题
三、finfet四、半导体工艺的衡量指标五、参考资料六、延伸阅读
这篇博客主要解决两个问题：
1、芯片制造中常见的10nm/7nm/5nm制程是指什么的距离？
2、芯片制造工艺的先进行除了制程之外还有其它指标吗？
一、芯片厂商
目前芯片厂商有三类：idm、fabless、foundry。 idm（集成器件制造商） 指 intel、ibm、三星这种拥有自己的晶圆厂，集芯片设计、制造、封装、测试、投向消费者市场五个环节的厂商，一般还拥有下游整机生产。 fabless（无厂半导体公司） 则是指有能力设计芯片架构，但本身无厂，需要找代工厂代为生产的厂商，知名的有 arm、nvidia、高通、苹果和华为。 foundry（代工厂） 则指台积电和 globalfoundries（格芯gf），拥有工艺技术代工生产别家设计的芯片的厂商。我们常见到三星有自己研发的猎户座芯片，同时也会代工苹果 a 系列和高通骁龙的芯片系列，而台积电无自家芯片，主要接单替苹果和华为代工生产。
集成电路制造过程中，光刻工艺是最直接体现其工艺先进程度的技术。其中光刻技术的分辨率是指光刻系统所能分辨和加工的最小线条尺寸，决定了cpu中的晶体管最小特征尺寸。 asml nxe-3350b光刻系统
nxe-3350b是asml生产的euv光刻设备，euv光刻是一种极紫外光刻（extreme ultra-violet），它以波长为10-14纳米的极紫外光作为光源的光刻技术。具体为采用波长为13.4nm 的紫外线。极紫外线就是指需要通过通电激发紫外线管的k极然后放射出紫外线。 之所以选用紫外线是因为目前可知且安全的最小波长。（排序从大到小为无线电波、微波、红外线、可见光、紫外线、x射线、γ射线。）
二、制程
根据itrs《国际半导体技术蓝图》里面的相关规定，平常说说的16nm、14nm、10nm就是用来描述半导体制程工艺的节点代数，针对不同的对象，这些参数实际表示的间距含义是不同的。 在dram中，可能是描述在dram cell中两条金属线间最小允许间距pitch值的一半长度half-pitch半节距长度；而用在cpu上时，可能描述的则是cpu晶体管中最小栅极线宽。 以下说明的是cpu制程。
2.1 最小栅极宽度（栅长）
制程一般以特征尺寸来体现，所谓的特征尺寸就是原胞中的最小尺寸，通常以栅极的宽度来表征。因此常说的制程是多少纳米，其实质就是栅极的最小宽度是对应的纳米数。 一个晶体管（场效应管）结构大致如下： 图中晶体管中，gate（栅极）与p型半导体材料之间为绝缘氧化层材料（一般为二氧化硅），source（源极）和drain（漏极）连接n型半导体材料， p型半导体材料多子为带正电的空穴，n型半导体材料多子为带负电的自由电子，后面有个“ ”号表示电子占绝对主导地位。电流从源极流入漏级，栅极相当于闸门，主要负责控制两端源极和漏级的通断。 源极和漏极之间由于是p型材料，所以当栅极不通电时，源极的电子穿过p型材料时，电子与p型材料中的空穴中和，电子就无法到达漏极，即源极和漏极处于断路状态，表示状态0。 当栅极通电时，将p型材料中带负电的电子吸到栅极附近（虽然p型材料中的电子不多），形成一个通道，这样源极的电子就不会被中和，使得源极的电子能顺利到达漏极，即源极和漏极处于连接状态，表示状态1。
从源极到漏极，电流会损耗，而栅极的宽度则决定了电流通过时的损耗，表现出来就是手机常见的发热和功耗，宽度越窄，功耗越低。而栅极的最小宽度（栅长），就是 xx nm工艺中的数值。上图中的l就是栅极的宽度。l越短表示电流可以用更短的路径从 source 端到 drain 端[1]。
2.2 制程越小越好
1、增加收益。栅长越小，那么单个晶体管就越小，则做出来的cpu die面积就越小，相同大小的晶圆就能生产出更多的cpu die。（什么是cpu die?） 2、提高性能。栅长越小，说明在相同面积的cpu die上可以集成更多的晶体管，那么cpu的性能也会得到提升。（这不是绝对的，还与cpu的设计有关） 3、降低功耗。 栅长变小，那么工作电压会相应降低，cpu的功耗也会随之降低。 4、提高cpu主频。 在更先进的工艺下，晶体管截止频率上会有更好表现，cpu也自然能工作在更高的频率上。
2.3 20nm制程的技术问题
当栅极宽度逼近 20nm 时，栅极对电流控制能力急剧下降，出现“电流泄露”问题。为了在 cpu 上集成更多的晶体管，二氧化硅绝缘层会变得更薄，只有几个原子那么厚，那么这个时候对于晶体管来说是十分不稳定的，会导致电子随意穿过壁垒导致漏电，导致芯片功耗增加。
电流泄露将会导致：功耗的提高和信号模糊。 1、电流泄露将直接增加芯片的功耗，为晶体管带来额外的发热量； 2、电流泄露导致电路错误，信号模糊。为了解决信号模糊问题，芯片又不得不提高核心电压，功耗增加，陷入死循环。
因而，漏电率如果不能降低，cpu 整体性能和功耗控制将十分不理想。之前台积电产能跟不上很大原因就是用上更高制程时遭遇了漏电问题。
ag真人官方入口的解决方案： intel弄出了高介电常数薄膜（high-k dielectric）和金属门集成电路，以及耳熟能详的finfet鳍式场效晶体管结构，通过增加绝缘层表面积来增加电容值，以此降低漏电流大小的问题。
2.4 10nm制程的技术问题
当晶体管的尺寸缩小到一定程度（业内认为小于 10nm）时会产生量子隧穿效应，这时晶体管的特性将很难控制，芯片的生产难度就会成倍增长。
在经典物理中，宏观粒子的能量小于势垒高度时，这个粒子是不可能穿过这个势垒，但是对于微观粒子，此时具有波粒二象性，神奇的量子效应就出现了，即便是能量低于势垒高度，仍有一定的概率可以突破势垒。
这要就造成一个大问题，这个电子到底过去了没有，监测到没有，逻辑门该输出0还是1，答案不知道，那么cpu就不能正常工作，因此要杜绝这个问题发生。
由于量子隧穿效应导致良品率较低，所以骁龙 835 出货时间推迟，x30 遥遥无期。另外，骁龙 835 用上了 10nm 的制程工艺，设计制造成本相比 14nm 工艺增加接近 5 成。
intel、台积电、三星等半导体制造前沿企业均已经针对这个问题进行了研究，依然有一些措施可以防止量子隧穿效应的出现。
三、finfet
业界主流芯片还停留在 20/22nm 工艺节点上的时候，intel 就率先引入了 3d finfet 这种技术。后来三星和台积电在 14/16nm 节点上也大范围用上了类似的 finfet 技术。
finfet（fin field-effect transistor）称为鳍式场效应晶体管，是一种新的晶体管，称为 cmos。具体一点就是把芯片内部平面的结构变成了3d，把栅极形状改制，增大接触面积，减少栅极宽度的同时降低漏电率，而晶体管空间利用率大大增加。目前已经被大规模应用到手机芯片上。图中左边为平面型，右边为finfet。
lpe/lpp/lpc/lpu 又是什么？
在工艺分类上，芯片主要分两大类： hp（high performance）： 主打高性能应用范畴； lp（low power）： 主打低功耗应用范畴。 满足不同客户需求，hp 内部再细分 hpl、hpc、hpc 、hp 和 hpm 五种。
hp 和 lp 之间最重要区别就在性能和漏电率上，hp 在主打性能，漏电率能够控制在很低水平，芯片成本高；lp 则更适合中低端处理器使用，因为成本低。
芯片除了在制程上寻求突破，工艺上也会逐步升级。
四、半导体工艺的衡量指标
下表是三星和台积电对7nm制程的定义， mtr/mm2指的是每平方毫米有几百万个晶体管。
processsamsung 7lpptsmc 7fftsmc 7ff 晶体管密度63 mtr/mm2 (1.4c×qualcomm centriq 10nm density)83 mtr/mm2 (apple a12)最小金属间距46 nm40 nm<40 nmeuv implementationreplace quad-pattered metal: 20% of total layer setnone4 layerseuv-limited wafer output1500 wafers/dayn/a~1000wafers/day
注：表中的晶体管密度与具体芯片的型号有一定关系。据悉，三星7nm工艺是每平方毫米1.0123亿个。至于台积电、gf两家的7nm，晶体管密度比三星要低一些。
从表中的数据可知，不同的公司对于7nm制程的定义时有区别的，一个芯片的工艺先进性不能只通过多少纳米制程来判断。
线宽（栅长）仅仅代表工艺节点，但要衡量这个工艺的好坏，gate pitch栅极间距，fin pitch鳍片间距、minimum metal pitch最小金属间距、logic cell height逻辑单元高度（逻辑单元高度低，在3d堆叠上更有优势） 的参数更具参考意义。
intel 执行副总裁兼制造、运营和销售集团总裁 smith 表示，目前业界经常用 16 纳米、14 纳米、10 纳米等制程节点数字来衡量半导体行业的工艺发展，这些数字的确曾经有它真实的物理意义，但现在却并非如此。实际上，smith 给出了另外一个衡量性能的指标：transistor density晶体管密度。
intel处理器架构与集成部门主管、高级院士mark bohr提出以晶体管密度来衡量半导体工艺水平。
为了提升晶体管密度，在推动制程工艺前进的同时，intel在 14 纳米制程中采用了鳍式场效应晶体管（finfet）和超微缩技术（hyper sacling），其中超微缩技术能够让 14 纳米和 10 纳米上的晶片面积缩小了 0.5 倍以上。
10纳米技术密度对比：
英特尔（10nm）tsmc（10nm）三星（10nm）鳍片间距34 nm36 nm42 nm栅极间距54 nm66 nm68 nm最小金属间距36 nm42 nm48 nm逻辑单元高度272 nm360 nm420 nm逻辑晶体管密度100.8 mtr/mm248.1 mtr/mm251.6 mtr/mm2
晶体管密度越大，意味着在同等的空间内，能容纳更多的晶体管，晶体管越多，则芯片内的处理运算单元越强，芯片的处理能力越强。晶体管密度越大，说明晶体管之间的距离越近，电子在移动中的损耗也越小，功耗也能得到提升。
五、参考资料
[1]: 简单来说，我们常听到的 22nm、14nm、10nm 究竟是什么意思？ [2]: 超能课堂(135)：纳米制程背后的真真假假 [3]: 摩尔定律永不过时？intel 全球首发 10 纳米技术，并正面怼上了三星、台积电 [4]: 半导体全面分析（四）：晶圆四大工艺，落后两代四年！ [5]: intel 10nm工艺揭秘：晶体管密度比肩台积电/三星7nm [6]: 意大利炮（面）来了？深度解析intel初代10nm cannon lake处理器
六、延伸阅读
[1]: 半导体全面分析（一）：两大特性，三大政策，四大分类！ [2]: 半导体全面分析（二）：设计两大巨头、eda三分天下、四大指令集！ [3]: 半导体全面分析（五）：先进封装，验证检测，并道超车！
?
?
文章大纲
集成电路封测行业综述 ?产业链分析 ?行业市场规模 封测行业政策分析 封测行业发展趋势 ?先进封测技术将主导集成电路封测市场 ?晶圆制程厂商与模组厂商向封测厂商渗透 封测行业投资逻辑 ?集成电路国产化持续推进 ?国家级资金大力扶持中国封测行业 封测行业财务数据分析 封测行业竞争格局分析
集成电路
中国集成电路封测行业综述
?
定义
?
封测为集成电路制造的后道工序，分为封装与测试两个环节，是提高集成电路稳定性及制造水平的关键工序。
?
集成电路封测定义
集成电路封测是集成电路产品制造的后道工序，指将通过测试的晶圆按产品型号及功能需求加工得到独立集成电路的过程。集成电路封装测试分为封装与测试两个环节：（1）封装环节将集成电路与引线框架上的集成电路焊盘与引脚相连接以达到稳定驱动集成电路的目的，并使用塑封料保护集成电路免受外部环境的损伤；（2）广义的半导体测试工艺贯穿集成电路设计、制造、封测三大过程，是提高集成电路制造水平的关键工序之一。封测环节的测试工艺特指后道检测中的晶圆检测（cp）及成品检测（ft)。
?
发展历程
?
中国集成电路封测行业发展可分为五个阶段。当前，中国封装企业大多以第一、第二阶段的传统封装技术为主，例如dip、sop等，产品定位中低端。
?
集成电路封测行业发展历程
中国集成电路封测行业发展可分为五个阶段。当前，中国封装企业大多以第一、第二阶段的传统封装技术为主，例如dip、sop等，产品定位中低端。随着中国封测技术的创新步伐加快，qfn、bga、wlp、sip、tsv、3d等先进集成电路封装形式逐渐进入量产阶段。自第三阶段起的封装技术统称为先进封装技术。先进封装技术更迎合集成电路微小化、复杂化、集成化的发展趋势。
?
产业链分析
?
中国集成电路封测上游主要参与者为晶圆制造厂商。中国晶圆制造厂商多为代工厂，实力强劲。下游新兴应用市场的增长为封测行业增长的主要驱动力。
?
集成电路封测行业产业链
集成电路封测上游厂商包括晶圆制造厂商及封装材料厂商，下游应用市场可分为传统应用市场及新兴应用市场。集成电路封测产业运作模式为集成电路设计公司根据市场需求设计出集成电路版图，由于集成电路设计公司本身无芯片制造工厂和封装测试工厂，集成电路设计公司完成芯片设计，交给晶圆代工厂制造晶圆，晶圆完工后交付封测公司，由封测公司进行芯片封装测试，之后集成电路设计公司将集成电路产品销售给电子整机产品制造商，最后由电子整机产品制造商销售至下游终端市场。
?
产业链上游分析
?
晶圆制造厂商以foundary模式为主，全球前十大晶圆制造厂商仅有三星为idm模式。封装材料的门槛相对晶圆材料门槛较低，中国已实现进口替代。
?
晶圆制造厂商
封测为集成电路制造的后道工序，对加工好的晶圆进行封装，因此晶圆制造代工厂为封测行业上游的主要参与者。晶圆制造行业技术与资金壁垒高，行业集中度极高，全球前十大晶圆制造企业合计营收在全球晶圆制造市场规模的占比在90%左右，龙头企业包括台积电、格罗方德、三星以及中芯国际等，其中仅有三星为idm模式，拥有自身的封测产线，台积电的业务也开始向封测领域渗透。其他巨头晶圆制造企业如中芯国际不具备先进封测技术，需与专业的封测企业合作，完成最后的封测工艺。
晶圆封装材料工厂
除晶圆制造企业，封测行业上游参与者还包括半导体封装材料供应商。封装材料包括芯片粘结材料、封装基板、引线框架、陶瓷基板、键合线及包封材料等，其中封装基板市场规模最大。2018年，芯片粘结材料、封装基板、引线框架、陶瓷基板、键合线及包封材料市场规模在中国集成电路封装材料市场规模的占比分别为3.9%、38.2%、15.8%、11.3%、13.9%及15.0%。封装材料的门槛相对晶圆材料门槛较低，中国已实现进口替代。
?
产业链下游分析
?
传统应用市场增长放缓，对集成电路产品需求减弱。新兴应用市场增长迅速，成为驱动集成电路产业增长的主要动力。
?
传统应用市场
封装测试企业为芯片设计企业提供封测服务，芯片设计厂商将封测后的芯片成本销售至下游终端市场。封装测试行业的下游传统终端应用市场包括消费电子、家用电器、信息通讯、电力设备等行业。2018年，传统应用市场消耗的封测产品在封测行业市场规模的占比在58%左右，且以传统封测产品为主。中国消费电子及家用电器市场已进入下行周期。以智能手机为例，中国智能手机出货量自2017年起呈现负增长。中国智能手机市场收缩，导致手机设备厂商对芯片需求减弱，拖累中国封测市场增长。
新兴应用市场
随着5g基站的加速建设及5g通信技术的普及，中国物联网、人工智能、超高清市场等新兴市场加速发展。以物联网为例，5g技术可实现100万个设备/km2连接密度，相比4g技术提升10倍，为物联网发展提供核心技术支撑。中国物联网设备连接量从2014年的5.2亿个增长至2018年的26.0亿个，年复合增长率达49.5%。随着5g技术的推广，物联网设备数量将维持高速增长，成为芯片产业增长的主要动力。新兴行业增长迅速，对集成电路产品需求强劲。2018年，中国封测行业在新兴应用领域的市场规模在封测行业总市场规模的占比在42%左右，有超过封测市场在传统应用领域市场规模的趋势。
?
市场规模
?
封测行业为典型的劳动密集型行业，技术壁垒相对较低，市场竞争加剧，行业红利逐渐消散，中国集成电路封测行业的增速放缓。
?
中国集成电路封测市场规模
受益于人工智能及物联网等新兴行业迅速发展及国产替代效应加剧，下游企业对集成电路的需求强劲。根据中国半导体协会统计，2019年前三季度集成电路累计销售额高达5,049.9亿元，同比增长15.3%。
?
中国集成电路封装测试行业销售额从2015年的1,384.0亿元增长至2019年的2,314.6亿元，年复合增长率为12.0%。封测行业为典型的劳动密集型行业，技术壁垒相对较低，市场新入者增加，行业竞争加剧，导致中国集成电路封测行业的增速放缓。2019年中国集成电路封测产品销售额同比增长率较去年同期下降15.2个百分点，下滑至5.5%。2019年至2024年为中国5g基站建设的加速期，为集成电路产业新的需求增长点。中国集成电路封测行业仍可享受5g时代的红利，预计集成电路封测行业市场规模增速较2019年有所改善，维持在7%左右。
集成电路
中国集成电路封测行业
?
政策分析
?
封装测试业是集成电路产业的重要组成部分，集成电路产业是电子信息产业的核心，为中国战略性新兴产业。
?
中国集成电路封测行业政策分析
中国高度重视和大力支持集成电路产业的发展，先后出台了一系列促进行业发展的政策。2014年6月，中国国务院印发《国家集成电路产业发展推进纲要》，提出要提升先进封装测试行业的发展水平，推动中国封装测试行业的兼并与重组，开展芯片级封装（csp）、三维封装、晶圆级封装（wlp）、硅通孔（tsv）等高级封装测试产品的研发与量产。2015年5月，国务院颁布《中国制造2025》，提出要提升集成电路设计水平，掌握高密度封装以及三位封装技术，提升封装测试行业的发展能力与供货能力。2018年1月，中国财政部、中国税务总局、国家发展改革委、中国工业和信息化部联合颁布《关于集成电路生产企业有关企业所得税政策问题的通知》，提出对满足要求的集成电路相关企业实施税率减免等政策，加大对行业的支持。
集成电路
中国集成电路封测行业发展趋势
?
先进封测技术将主导封测市场
?
传统封测由于技术壁垒低、同业竞争激烈，利润空间极小，未来中国封测行业将向产品附加值更高的高级封测升级。
?
中国集成电路封测技术演变路径
为满足集成电路更小更轻及集成度更高的应用需求，封装技术由传统的封装技术演变至先进封装技术。传统封装技术包括dip、plcc、qfp等。先进封装技术包括bga、qfn、2.5d/3d、wlcsp及fan-out等。先进封装技术亦朝着i/o数量更多，尺寸更小及成本更低的方向发展。
?
2018年中国先进封装营收约为526亿元人民币，占中国集成电路封测总营收的25%，远低于全球41%的比例。2018年中国封测四强（长电、通富、华天、晶方）的先进封装产值约110.5亿元，约占中国先进封装总产值的21%，其余中国大陆封测企业及在大陆设有先进封装产线的外资企业、台资企业的先进封装产值约占79%。中国本土先进封测四强通过自主研发和兼并收购，快速积累先进封装技术，但中国整体先进封装技术水平与国际领先水平仍有差距。
?
传统封测由于技术壁垒低、同业竞争激烈，利润空间极小，未来中国封测行业应向产品附加值更高的高级封测升级，资本支出将取代人力成本作为新的行业推动力。5g时代的到来将推动ai、物联网、智能汽车等新兴应用市场，这些新兴应用对电子硬件提出更高的要求：高性能、高集成、高速度、低功耗、低成本。先进封装技术是解决各种性能需求和复杂结构集成需求的最佳选择。
在消费类电子产品轻、小、短、薄化的市场发展趋势下，晶圆级芯片尺寸封装的成本优势愈加明显，将逐步挤占传统封装的市场份额。
?
中国集成电路先进封装技术举例
以wlcsp（晶圆级芯片尺寸封装技术）为例，传统封装将晶圆先切割成芯片，再对芯片实施单独的封装，而wlcsp封装先对晶圆进行封装、测试作业，然后将封装测试后的晶圆进行切割。wlcsp封装后的芯片尺寸与裸芯片大小一致，大幅缩小芯片封装后的尺寸，wlcsp封装的产品比传统qfp产品小75%、重量轻85%。此外，wlcsp封装技术大幅减小封装成本。wlcsp的封装成本按照晶圆数计量，切割后的芯片数不会增加封装成本，而传统封装的封装成本是按封装芯片的个数计量，因此，wlcsp的封装成本随晶圆尺寸的增大和芯片数量增加而降低。在消费类电子产品轻、小、短、薄化的市场发展趋势下，晶圆级芯片尺寸封装的成本优势愈加明显，将逐步挤占传统封装的市场份额。
?
?
晶圆制造与模组厂商向封测厂商渗透
?
随着先进封装技术的演变，晶圆制造、封测及模组企业的业务相互渗透，存在一定的竞争关系。未来中国封测企业或考虑整合晶圆制造及模组企业。
?
晶圆制造行业、封测行业与模组行业相互渗透
晶圆制造厂商进军封测行业晶圆级芯片封装（wlcsp）及系统级芯片封装（sip）为先进封装技术两大主流发展方向，其中晶圆级芯片封装制程需用到晶圆制造所用技术与设备例如刻蚀、沉积等技术与设备，意味着晶圆制造行业与封测行业业务分界模糊，可相互渗透和拓展。晶圆级芯片封装技术可将晶圆制造、封装测试、模组厂整合为一体，优化集成电路产业链，使得芯片生产周期缩短，进而提高生产效率，降低生产成本。例如，全球晶圆制造龙头企业台积电将业务扩张至封测领域，推出info集成扇出型晶圆封装技术和cowos晶圆基底芯片封装技术。台积电借助将制造工艺与封测工艺结合一体的优势成功获得苹果公司的订单。台积电当前正在研发系统整合芯片封装技术及晶圆3d堆叠封装技术，预计在2021年可实现量产。
?
模组行业与封测行业相互渗透
在系统级封装领域，封测企业的业务与模组企业的业务有一定的重合。随着消费电子领域集成电路产品集成度的提升、体积的缩小，部分模组、系统的组装的精度要求逼近微米级别，与封测环节的工艺产生重叠。欧菲光（o-film）通过收购索尼华南，顺利切入和拥有fc封装技术。欧菲光是目前中国唯一拥有fc封装技术的模组供应商。随着先进封装技术的演变，晶圆制造、封测及模组企业的业务相互渗透，存在一定的竞争关系。未来中国封测企业或考虑整合晶圆制造及模组企业，消除同业竞争并增加协同效应。
集成电路
中国集成电路封测行业投资逻辑
?
?
集成电路国产化持续推进
?
中国高端集成电路产品国产替代空间大。中国突破高端集成电路产品为大概率事件，未来中国高端集成电路市场需求将由本土芯片企业瓜分。
?
集成电路国产化持续推进，带动封测行业增长
中国集成电路行业发展迅速，集成电路市场规模增速高达15%，但中国仅实现中低端集成电路产品的国产化，在高端集成电路产品如储存器，fpga等芯片领域，中国自供率为零。中国集成电路行业在高端领域发展受阻，主要原因在于芯片设计技术门槛高。相比晶圆制造以及封装，芯片设计拥有更高的技术壁垒，属于技术、知识和人才密集行业，企业需长时间的技术积累和经验沉淀获得技术突破。由于芯片设计行业高端人才稀缺，芯片设计企业难以有效利用获得的资金换取技术上的快速突破，导致中国政府向芯片设计行业引入的资金在短期内未能取得明显成果。
?
中国高端集成电路产品国产替代空间大，合计高达11,390亿人民币。随着中国加强对集成电路产业人才的培养，及政府政策及资金的扶持，中国突破高端集成电路产品为大概率事件，未来中国高端集成电路市场需求亦将由本土芯片企业瓜分。封测作为集成电路产业重要的一环，随着国产化进程加速，本土封测企业在中国封测行业的市场份额将提升。
?
国家级资金大力扶持中国封测行业
?
大基金主力中国封测企业收购海外优质标的企业，获取先进封装技术，提升自身技术实力及在全球市场的竞争力。
?
大基金大力扶持中国集成电路封测行业发展
国家集成电路产业基金（简称“大基金”）一期从成立至投资完毕历时接近4年，总投资额为1,387亿元，投资的上市公司超过20家，非上市公司超过50家。大基金投资标的覆盖集成电路全产业链包括设计、制造、封测、设备及材料等。大基金在集成电路制造领域的投资比重高达63%，设计领域的投资比重为20%，在封装及设备材料的投资比重分别为10%与7%。
?
2014年以来，中国大陆封测企业通过大量并购海外优质标的获得先进封装技术。先进封装产品为5g时代主流封测产品，中国大陆封测企业通过海外并购获取先进封装技术，大幅提升自身技术实力及在全球市场的竞争力。长电科技及富通微电均借助大基金的资本实现跨国并购。外延式扩张使中国封测厂商进入全球前十封测厂商竞争格局。除华天科技在2019年对马来西亚unisem的并购外，其他并购均发生在2016年前，经过3年以上的整合期，封测厂商在技术能力和客户渠道方面已经实现了较为顺利的升级转变。
?
大基金二期成立于2019年10月22日，注册资本高达2,041.5亿元。大基金一期的投资周期接近4年，预计大基金二期的投资周期与一期相似，因此未来3-4年集成电路全产业链将继续享受国家级资金的扶持。
集成电路
中国集成电路封测行业财务数据分析
?
盈利能力分析
?
中国集成电路封测行业盈利能力下滑，具体表现为平均毛利率、净资产收益率及净利润均下降。
?
中国集成电路封测行业盈利能力分析
本篇报告取四家上市企业（长电科技、通富微电、华天科技与晶方科技）及五家新三板企业（利扬芯片、红光股份、华岭股份、芯哲科技、电通微电）财务指标的平均数估算集成电路封测行业的财务指标。
?
销售毛利率
中国集成电路封测行业平均销售毛利率整体呈现下滑趋势，由2015年的29.7%下将至2019年上半年的23.2%。集成电路封测行业为劳动密集型行业，行业进入壁垒低，随着市场封测企业数量增加，市场竞争提升，企业利润空间降低。
?
净利润
2015年至2017年，中国集成电路封测行业平均净利润保持高速增长。2018年及2019年上半年，半导体行业景气度下行，多家封测企业净利润回落，叠加中国封测行业龙头企业长电科技出现巨额亏损，导致中国集成电路封测行业平均净利润由正转负。
?
2018年及2019年上半年，长电科技分别亏损9.3亿元及2.6亿元。除行业不景气影响，资产减值及星科金朋整合不及预期亦是长电科技亏损的重要原因。2018年长电科技子公司中，星科金朋净利润亏损最大，高达5.2亿元。星科金朋净利润为负的原因主要包括两点：（1）星科金朋资产过重，设备折旧费用偏高；（2）星科金朋产能利用率不足，收入不抵成本。2020年1月22日，长电科技发布2019年业绩预告，预计全年实现盈利8,200-9,800万元，顺利实现扭亏为盈，2019年中国集成电路封测行业平均净利润亦有望转正。
?
净资产收益率
中国集成电路封测行业平均净资产收益率走势与毛利率走势相似，整体呈现下滑趋势，意味着中国集成电路封测企业盈利能力减弱。
?
偿债能力分析与营运能力分析
?
中国集成电路封测行业流动比例及存货周转率呈现上升趋势，显示封测行业维持较好的流动性。
?
中国集成电路封测行业偿债能力分析
资产负债率
中国集成电路封测行业平均资产负债率在2017年出现上升拐点，其主要原因在于中国集成电路封测行业自2017年进入下行周期，封测企业净利润下降甚至部分封测企业出现亏损状态，封测企业需通过举债的形式弥补日常经营所需的现金流。
流动比率
流动比率可衡量企业流动资产在短期债务到期前，可变为现金用于偿还负债的能力，通常流动性较好、偿债能力较强的企业流动比例超过2.0。2019年上半年，中国集成电路封测行业流动比率高达2.4；华天科技、长电科技与通富微电三大封测上市企业流动比例小于1.0，流动资产不足以偿还流动负债，面临巨大流动风险；晶方科技的流动比率为8.6，偿债能力强，拉高行业平均水平。
集成电路封测行业营运能力分析
应收账款周转率
应收账款周转率为指定分析期间内应收账款转为现金的平均次数。应收账款周转率一般以3.0为界限，企业应收账款周转率若低于3.0，则影响企业的正常资金周转及偿债能力。中国集成电路封测行业的年应收账款周转率稳定在5.7-5.9之间，显示封测企业资产周转保持较高效率。
存货周转率
存货周转率越高，存货转换为现金或应收账款的速度越快，企业流动性越强。截至2018年，中国集成电路封测行业存货周转率呈现上行趋势，意味着中国集成电路封测企业保持较好的存货流动性。
?
集成电路
中国集成电路封测行业
?
竞争格局
?
中国封测企业通过海外并购快速积累先进封装技术，先进封装技术已与海外厂商同步，但先进封装产品的营收在总营收的占比与中国台湾及美国封测巨头企业存在一定差距。
?
全球集成电路封测行业竞争格局
全球集成电路封测行业竞争格局清晰，按2019年前三季度营收及市占率排名，全球封测厂商可分为三大梯队：
（1）第一梯队的企业包括日月光、安靠、长电科技、矽品及力成。第一梯队封测厂商营收规模均超过500万美元，但营收增长率保持在低位，部分头部封测企业营收呈现负增长；
（2）第二梯队企业包括力成、通富微电、华天科技及京元电子。第二梯队企业营收规模在200万-500万美元之间，市占率小于第一梯队的企业，但第二梯队企业营收增速均保持在2位数增长，显示第二梯队企业仍在高速发展期，有望进入第一梯队的行列；
（3）第三梯队企业包括联测及硕邦，营收规模在100-200万美元之前，营收增速缓慢，不及第二梯队的企业。
?
中国封测头部企业与全球封测头部企业对比
从技术层面分析，中国封测企业业务主要以传统封装为主。中国封测企业通过海外并购快速积累先进封装技术，先进封装技术已与海外厂商同步，bga、tvs、wlcsp、sip等先进封装技术已实现量产，但先进封装产品的营收在总营收的占比仍与中国台湾及美国封测巨头企业存在一定差距。
?
此外大陆封装企业在高密度集成电路封装技术上与国际领先厂商差距明显，如台积电提出的soc多芯片3d堆叠技术，其采用了无凸起键合结构，可更大幅度提升cpu/gpu与存储器整体运算速度。英特尔也提出类似的3d封装概念，将存储器堆叠至cpu及gpu芯片上。在3d 堆叠封装技术领域，中国大陆封测企业有待加强。
?
总结
?
中国上市封测企业中重点推荐晶方科技，新三板企业中重点推荐利扬芯片，非上市非挂牌企业中重点推荐气派科技，同时建议关注华天科技及芯哲科技等企业。
?
中国集成电路封测行业投资建议
投资亮点
2019年，中国进入5g商用元年，未来2-3年为5g基站建设的加速期，5g基站的建设会带动射频芯片、光通信芯片等封装需求上涨。此外，5g信息技术的推动下，中国物联网、人工智能、vr等应用市场的高速发展，而芯片为这些高新技术行业的基础，在5g的推动下，芯片封测产品的需求有望大幅上涨，封测行业有望迎来新一轮的高速增长期。
?
封装设备国产化率低
相较于测试设备，中国封装设备进口替代进程相对缓慢。封装步骤对应的主要设备有划片机、焊线机以及装片机等。封装设备国产化率低，根据中国国际招标网统计，2015-2019中国封测企业累计招标3,672台封装设备，其中中标的国产设备仅25台，即封装设备总体国产化率不足1%。目前，封装设备被外企垄断，且市场集中度高：（1）disco垄断全球三分之二以上的划片机市场；（2）美国k&s在焊线机的市场占有率为64%；（3）装片机则被荷兰besi、asm pacific完全垄断。中国目前并未出现市场接受度高的封装设备品牌。
?
参考资料料来自：头豹、驭势资本研究所
?
往期精选?
汇总篇 | fpga零基础学习系列
fpga芯片行业科普
fpga 高级设计：时序分析和收敛
笔记连载 | day12 【呼吸灯】之【 cyclone iv、spartan-6、zynq三个平台的实现及验证】
fpga工程师各类研修班，总有你需要的！
资料汇总更新|fpga软件安装包、书籍、源码、技术文档…（2021.01.04更新）
enj2005-c技术指标
主极参数 控制极参数
指标 标配 指标 标配
①主极电压 1mv-2000v ①控制极电压： 100mv-80v
②电压分辨率： 1mv ②电压分辨率： 1mv
③主极电流： 0.1na-100a ③控制极电流： 100na-40a
④电流分辨率： 100pa
⑤测试精度： 0.2% 2lsb
⑥测试速度： 0.5ms/参数
测试范围 / 测试参数
联系易恩：152 2920 2572
序号 测试器件 测试参数
01 绝缘栅双极大功率晶体管 igbt ices；igesf；igesr；bvces；vgeth；vcesat；icon； vgeon；vf；gfs 02 mos场效应管 mos-fet idss；idsv；igssf；igssr；vgsf；vgsr；bvdss； vgsth；vdson、vf(vsd) idon；vgson；rdson；gfs 03 j型场效应管 j-fet igss；idoff；idgo；bvdgo；bvgss；vdson，vgson； idss；gfs；vgsoff 04 二极管 diode ir；bvr ；vf 05 晶体管 （npn型/pnp型） icbo；iceo；icer； ices； icev；iebo；bvceo ；bvcbo； bvebo；hfe；vcesat；vbesat；vbe(vbeon)；re；vf 06 双向可控硅 triac vd ；vd-；vt ； vt-；igt；vgt ；il ；il-；ih ；ih- 07 可控硅 scr idrm；irrm；igko；vdrm；vrrm；bvgko；vtm； igt；vgt；il；ih 08 硅触发可控硅 sts ih ； ih-；vsw ； vsw-；vpk ； vpk-；vgsw ；vgsw- 09 达林顿阵列 darlinton icbo； iceo；icer；ices；icex；iebo；bvceo； bvcer；bvcee；bvces ；bvcbo；bvebo；hfe ； vcesat； vbesat；vbeon 10 光电耦合 opto-coupler icoff、icbo；ir；bvceo；bveco；bvcbo；bvebo； ctr；hfe；vcesat； vsat；vf(opto-diode) 12 稳压、齐纳二极管 zener ir；bvz；vf；zz 13 三端稳压器 regulator vout；iin； 14 光电开关 opto-switch icoff；vd；igt；von；ion ；ioff 15 光电逻辑 opto-logic ir；vf；voh；vol；ifon； ifoff 16 金属氧化物压变电阻 mov id id-；vn ； vn-；vc ；vclmp-；vvlmp ； 17 固态过压保护器 ssovp id id-；vclamp , vclamp-；vt 、vt-；ih 、 ih-；；ibo ibo-；vbo vbo-；vz vz- 18 压变电阻 varistor id ； id-；vc ；vc- 19 双向触发二极管 /diac vf ,vf-,vbo ,vbo-,ibo ,ibo-,ir ,ir-,
● iv曲线显示 ● 局部放大功能 ● 程序保护最大电流/电压,以防损坏 ● 品种繁多的曲线 ● 可编程的数据点对应 ● 增加线性或对数 ● 可编程延迟时间可减少器件发热 ● 保存和重新导入入口程序 ● 保存和导入之前捕获图象 ● 曲线数据直接导入到excel ● 曲线程序和数据自动存入excel ● 程序保护最大电流/电压,以防损坏 规 格：450×570×280（mm） 质量：62（kg） 工作温度：25℃–40℃ 工作湿度：小于65% 贮存湿度：10%–90% 工作电压：200v–240v 电源频率：47hz–63hz 通信接口：rs232 usb 系统功耗：<150w 曲线测试例举 id vs. vds at range of vgs id vs. vgs at fixed vds is vs. vsd rds vs. vgs at fixed id rds vs. id at several vgs idss vs. vds hfe vs. ic bvce（o,s,r,v） vs. ic bvebo vs. ie bvcbo vs. ic vce（sat） vs. ic vbe（sat） vs. ic vbe（on） vs. ic （use vbe test） vce（sat） vs. ib at a range of icvf vs. if
还没有评论，来说两句吧...