mosfet选得好，极性反接保护更可靠
当车辆电池因损坏而需要更换时，新电池极性接反的可能性很高。车辆中的许多电子控制单元 (ecu) 都连接到车辆电池，因而此类事件可能会导致大量 ecu 故障。
iso（国际标准化组织）等汽车标准定义了电气电子设备的测试方法、电压水平、电磁辐射限值，以确保系统安全可靠地运行。与极性反接保护 (rpp) 相关的一种标准是 iso 7637-2:2011，它复制了实际应用中的各种电压场景，系统需要承受此类电压以展示其能够防范故障的稳健性。这使得极性反接保护成为连接电池的 ecu/系统的一个关键组成部分，所有汽车制造商都需要。
本文将首先介绍 iso 脉冲，通常使用此类脉冲来复制实际应用中可能出现的电压瞬变。然后将详细说明可以使用的几种保护技术，并指导读者选择外部 n 沟道 mosfet——它将提供 rpp 并帮助降低系统的功率损耗。最后，将基于电池电流推荐与理想的二极管控制器一起使用的 n 沟道 mosfet 清单。
iso 脉冲
为确保配备了 12 v 或 24 v 电气系统的乘用车和商用车上安装的设备与传导电瞬变兼容，国际标准 iso 7637-2:2011 规定了测试方法和程序。有关详细信息，请参阅 iso 7637-2:2011。
该标准定义了多种类型的测试脉冲来测试器件。以下是其中的几种测试脉冲。
● 脉冲 1：感性负载的电源断开导致的瞬变。
● 脉冲 2a：因线束的电感导致与 dut（被测器件）并联的器件中的电流突然中断引起的瞬变。
● 脉冲 3a 和 3b：由于开关过程而发生的瞬变。这些瞬变的特性受线束的分布电容和电感的影响。
这些测试脉冲具有不同的负电压和正电压电平，从而对 dut 施加压力，看它能否承受。例如，通过图 1 所示的脉冲 3b 可以大致了解标准中定义的脉冲类型；每种脉冲都有自己的参数，如表 1 所示。脉冲 3b 模拟实际应用中的开关噪声，例如，继电器和开关触点抖动会产生短暂的突发高频脉冲。and8228/d 详细讨论了电压瞬变和测试方法。
图 1. 测试脉冲 3b
表 1. 测试脉冲 3b 的参数
极性反接保护技术
下面讨论三种最常见的极性反接保护技术。
二极管
保护系统免受电池反接影响的最简单方法是使用二极管。如图 2 所示，二极管只有在其端子连接到正确的极性（即正偏）时才会传导电流。标准二极管的正向压降 vf 约为 0.7 v，但肖特基二极管的正向压降可低至 0.3 v。因此，大多数应用使用肖特基二极管以降低系统损耗。
图 2. 使用二极管的极性反接保护
图 3 显示了 nrvbss24nt3g 肖特基二极管的典型压降。在结温 tj 为 25°c 时，如果二极管电流 (idiode) 从 0.5 a 提高到 1.0 a（100% 增加），vf 将从 0.35 v 提高到 0.40 v（15% 增加）。
图 3. nrvbss24nt3g 肖特基二极管的典型正向电压
mosfet
二极管的一种替代方案是 mosfet。当 mosfet 导通时，漏源压降 vds 取决于漏源电阻 rds,on 和漏源电流 id：vds = rds,on * id。与肖特基二极管相比，该压降一般要低得多。
p 沟道 mosfet
与所有 mosfet 一样，p 沟道 mosfet 在源极和漏极之间有一个本征体二极管。当电池正确连接时，本征体二极管导通，直到 mosfet 的沟道导通。要使 p 沟道 mosfet 导通，栅极电压需要比源极电压低至少 vt（阈值电压）。当电池反接时，体二极管反偏，栅极和源极电压相同，因此 p 沟道 mosfet 关断。使用一个额外的齐纳二极管来箝位 p 沟道 mosfet 的栅极，在电压过高时提供保护。
图 4. 使用 p 沟道 mosfet 提供极性反接保护
n 沟道 mosfet
也可以使用 n 沟道 mosfet 来提供极性反接保护。当电池正确连接时（源极连接到 vbat），要使 mosfet 导通，栅源电压必须高于阈值电压 (vgs > vth)。鉴于源极连接到 vbat，故栅极电压需要比 vbat 高至少 vt。因此，使用一个专用驱动器来驱动 n 沟道 mosfet 的栅极电压，使其高于源极电压，从而使 n 沟道 mosfet 导通。当电池反接时，体二极管反偏（阳极电压低于阴极电压），驱动器被禁用（源极和栅极短路），n 沟道 mosfet 关断。
图 5. 使用 n 沟道 mosfet 提供极性反接保护
极性反接保护技术比较
表 2 总结了不同极性反接保护技术的优缺点。值得一提的是，p 沟道 mosfet 的操作取决于空穴的迁移率，而 n 沟道 mosfet 的操作取决于电子的迁移率。已知对于相同的漏极电流，电子的迁移率比空穴的迁移率高几乎 2.5 倍。因此，为实现相同的导通电阻，p 沟道 mosfet 的芯片尺寸会比 n 沟道 mosfet 更大，相应地成本也更高。这使得 n 沟道 mosfet 比 p 沟道 mosfet 更适合此类应用。
表 2. 不同保护技术的比较
mosfet 选择
选择用于极性反接保护的 n 沟道 mosfet 时，需要考虑多种参数。
● mosfet 的最大击穿电压 vds,max
?对于 12 v 板网（汽车），首选 vds,max = 40 v
?对于 24 v 板网（卡车），首选 vds,max = 60v
● 最大工作结温 tj,max
?对于汽车和卡车应用，鉴于环境恶劣，建议使用 175°c
● 栅极电平
?最好使用逻辑电平，而不要使用标准电平，因为对于相同栅源电压 vgs，前者的 rds,on 更低
● 封装
?通常使用带裸露焊盘的3.30×3.30mm（即 lfpak33/wdfn8/μ8fl）和 5.00×6.00 mm（即 so8-fl/lfpak56）封装以优化功耗
● 总栅极电荷 qg,tot
?mosfet 导通分为 3 个阶段
i. 当栅极电压 vgs 上升至平坦区域电压 vgp 时，电荷主要用于为输入电容 ciss 充电。
ii. 当 vgs 处于平坦区域电压 vgp 时，电荷主要用于为反向传输电容（栅漏电容）crss 充电。
iii.当 vgs 从 vgp 上升至驱动器电源电压 vgdr 时，电荷用于进一步增强沟道。
?qg,tot 越低，mosfet 导通所需的栅极电压和电流越小（即导通速度越快），反之亦然
● 漏源电阻 rds,on
?rds,on 的作用是限制器件的功耗。对于给定负载电流，rds,on 越大，功耗越高。更高功耗会导致 mosfet 的 tj 升高。因此，为了获得最优性能，正确选择具有所需 rds,on 的器件很重要。
?在以下部分中，选择用于热评估的 mosfet 的 rds,on 将使功耗保持在 500 mw 左右。
ncv68061 理想二极管控制器
ncv68061 和外部 n 沟道 mosfet 的组合构成一个理想二极管：当施加正偏电压（阳极电压高于阴极电压）时，它充当一个理想导体；当施加反偏电压（阳极电压低于阴极电压）时，它充当一个理想绝缘体。ncv68061 是一款极性反接保护和理想二极管 n 沟道 mosfet 控制器，旨在取代二极管，其损耗和正向电压更低。
ncv68061 的主要功能是根据源漏差分电压极性控制外部 n 沟道 mosfet 的通断状态。根据漏极引脚连接，该器件可以配置为两种不同的应用模式。当漏极引脚连接到负载时，应用处于理想二极管模式，而当漏极引脚接地时，ncv68061 仅处于极性反接保护模式。在这两种模式下，控制器都会为外部 n 沟道 mosfet 提供 11.4 v 的典型栅极电压。因此，以下部分的所有计算都使用 10 v vgs 时的 rds,on。
ncv68061 已通过 iso 7637-2:2011 测试，结果证明该器件非常稳健，能够承受电压应力。ncv68061 数据表显示了测试结果。
理想二极管应用
图 6 显示了 ncv68061 在理想二极管配置下的使用情况。在此配置中，不允许输入电压对大容量电容 cbulk 放电。此配置有两种模式：
?导通模式：在进入导通模式之前，源极电压低于漏极电压，电荷泵和 n 沟道 mosfet 均被禁用。随着源极电压变得比漏极电压大，正向电流流过 n 沟道 mosfet 的体二极管。一旦此正向压降超过源漏栅极充电电压阈值电平（典型值 140 mv），电荷泵就会开启，n 沟道 mosfet 变成完全导通状态。
?反向电流阻断模式：当源极电压变得比漏极电压小时，反向电流最初流过 n 沟道 mosfet 的导电沟道。此电流在 n 沟道 mosfet 的导电沟道上产生一个与其 rds,on 成比例的压降。当此电压降至源漏栅极放电电压阈值（典型值 -10 mv）以下时，电荷泵被禁用，外部 n 沟道 mosfet 由控制器的内部 p 沟道 mosfet 关断。
图 6. ncv68061 理想二极管应用
图 7. ncv68061 极性反接保护应用
极性反接保护
如图 7 所示，通过将漏极引脚连接到 gnd 电位，ncv68061 将不允许下降的输入电压将输出放电到 gnd 电位以下，但允许输出跟随任何高于欠压锁定 (uvlo) 阈值的正输入电压。这意味着，下降的输入电压会将大容量电容 cbulk 放电。
当源极电压高于 uvlo 阈值（典型值 3.3 v）时，源极/漏极和 uvlo 比较器使电荷泵能够向完全导通的外部 n 沟道 mosfet 提供栅源电压。当源极电压低于 uvlo 阈值（典型值 3.2 v）时，电荷泵和 n 沟道 mosfet 被禁用，所有负载电流流过 n 沟道 mosfet 的体二极管。
测试设置
使用 ncv68061 的专用测试板来确定各种采用 3×3 和 5×6 封装且有不同 rds,on 的 mosfet 的功耗和热性能，以帮助理解不同负载电流下用于理想二极管控制器的 mosfet 选择。
电路图
图 8 显示了测试板的电路图。其设计方式支持测试so-8fl/lfpak4和μ8fl/lfpak33封装的mosfet。每个mosfet电路都有一个跳线来使能/禁用ncv68061，以确保一次只有一个控制器处于活动状态。使用 3.3 v ldo ncv4294 为控制器的使能引脚 en 供电。控制器将控制 n 沟道 mosfet，使其像理想二极管一样工作，并阻止反向电流。
图 8. ncv68061 测试板的电路图
布局
该板是 4 层印刷电路板 (pcb)。输入和输出电流分布在顶层、第一内层和第二内层。跨多个层分布电流有助于减少损耗，并提高电路板的热性能。第二内层具有用于栅极信号和使能信号的走线。底层专用于 gnd 平面。
图 9. 顶层
图 10. 第一内层
图 11. 第二内层
图 12. 底层
热测量
表 3. 接受评估的 mosfet
表 3 显示了用于热评估的 n 沟道 mosfet。选择具有不同 rds,on 的 mosfet，将功耗限制在 500 mw 左右。mosfet 顶部壳温测量在 24°c 环境温度下进行，以评估不同输出电流（6 a、8 a 和 10 a）下 mosfet 的热性能。使用 so-8fl/lfpak4 (5 x 6) 和 μ8fl/lfpak8 (3 × 3) 封装的 mosfet 进行评估。对每个负载电流进行两次测量，一次使用 5 x 6 封装，另一次使用 3 x 3 封装。
图 13. 6 a、μ8fl
图 14. 6 a、so-8fl
图 15. 8 a、μ8fl
图 16. 8 a、so-8fl
图 17. 10 a、lfpak8
图 18. 10 a、lfpak4
有了从热测量获得的顶部壳温和计算出的功耗，便可使用公式 1 计算结温 tj。
（公式1）
tj = mosfet 的结温
tcase = 热像仪测得的封装顶部温度
pd = mosfet 的功耗
rθjt = mosfet 顶部外壳和结之间的热阻
图 19. mosfet 的等效热阻
rθjt 的值不是固定的，它取决于热边界条件，如 pcb 布局、mosfet 的散热系统（裸露焊盘等）和其他参数，因此数据表未提供此值。rθjt 是一个 < 1°c/w 的小数字，因为大部分热量会通过封装底部的裸露焊盘从结流向 pcb。因此，没有多少热量从结流向 mosfet 顶部，可以认为 tj 和 tcase 的温差不大。为了确定 tj，本应用笔记假设 rθjt 为 1°c/w。
注意：1°c/w 对于 3 × 3 和 5 × 6 封装是一个非常保守的假设。其他封装会有不同的热阻。
估算结温 tj
下面使用测得的 tcase 和 mosfet 的实际功耗来计算 tj。下一步将根据数据表的规格进行理论计算，并将结果与使用实测数据进行的计算进行比较，以确认 tj 的理论计算和实际计算是否一致。所有计算均使用 μ8fl (3 × 3) 封装的 mosfet nvtfs5c478nlwftag。
使用实测 tcase 估算 tj
下面的计算使用从测量获得的值来估算 tj。
● 负载电流 iload = id = 6.0 a
● 输入电压 vin = 12.0 v
● 顶部外壳温度 tcase = 47.3°c（从热测量获得）
● 10.0 v vgs 时的最大导通电阻 rds,on = 14.0 mω
● rθjt = 1.0°c/w（3 × 3 和 5 × 6 封装的假设值）
（公式2）
使用公式 1，
tj 的理论计算
使用基于数据表规格的理论计算来确定 tj。假设损耗为 500 mw，使用公式 3 来确定器件的 tj。
（公式3）
● mosfet 的结温 tj
● mosfet 工作环境温度 ta = 24.0°c
● mosfet 的功耗 pd = 500.0 mw
● mosfet 的结和环境之间的热阻 rθja = 51.0°c/w（值来自数据表）
（公式4）
nvtfs5c478nlwftag 的 tj,max 为 175.0°c，因此有 125.5°c 的裕量。
估算的 tj 与理论计算值之差很小，为 1.7°c（49.5°c - 47.8°c）。在表 4 中，如以上计算所示，使用理论计算的 tj 和实测的 tcase、rθjt、pd 来估算不同负载和封装下的 tj。
表 4. 建议 mosfet 的 tj 计算值与负载电流
● 在 6 a 负载电流时，5 × 6 封装的 tj 裕量比 3 × 3 封装高约 5.8%。
● 在 8 a 负载电流时，5 × 6 封装的裕量比 3 × 3 封装高约 1.6%。两款器件封装不同，但使用相同的芯片，因此 tj 没有太大区别。
● 在 10 a 时，5 × 6 封装的裕量比 3 × 3 封装高约 4.3%。
● 同样，除了一款 10 a mosfet 有大约 5.4°c 的差异外，理论 tj 与估算值的差异并不显著。这表明，对于此特定测试设置，数据表中的 rθja 是可靠的。
● 从实际应用角度看，数据表中使用 2 oz. 铜焊盘和较大面积电路板测量 rθja 似乎不太现实，但它与上面估算的 tj 差异很小，这表明 rθja 与针对散热优化的 4 层测试板非常匹配。
● 结果显示，由于封装较大 (5 × 6)，热量得到有效消散并分布到整个器件上，因此其裕量更好。从散热角度看，较大封装的器件适合负载电流较高的应用以及环境温度较高的应用。
买电子元器件现货上唯样商城
估算最大环境温度 ta
前面的计算表明，数据表的 rθja 与 ncv68061 测试板非常匹配，因此可以计算 mosfet 工作的最大环境温度。
图 20 显示了 nvtfs5c478nlwftag 的 rds,on 相对于 tj 的变化。在 175°c 结温时，最大 rds,on 比 25°c 结温时高大约 1.85 倍。因此，最大 rds,on 为 1.85 × 14 mω = ~25.9 mω。
图 20. nvtfs5c478nlwftag 导通电阻随温度的变化
175°c 结温和 6 a 负载电流下的功耗如下：
rθja = 51.0°c/w，结和环境之间的温差可以计算如下：
温差 δt = 51.0°c/w × 932.4 mw = 47.5°c
最大 ta = tj - δt
最大 ta = 175.0°c - 47.5°c = 127.5°c
从上面的例子可知，mosfet 可以在最大 127.5°c 的环境温度下工作。如果环境温度超出该计算值，则意味着 tj 已达到 175°c 以上。
mosfet 芯片本身可以在高于 175°c 的温度下工作，但由于封装塑封料的限制，以及为了确保长期运行可靠性，mosfet 数据表规定最大 tj 为 175°c。高于最大 tj 的温度将导致器件行为无法保证，而且这也意味着器件在规格范围之外运行。
表 5 显示了各种 mosfet 在不同负载电流下的估算最大环境温度，考虑结温为 175°c。
表 5. 估算最大 tamb
总结
极性反接保护电路是车辆中任何 ecu 的核心构建模块之一。本文讨论了几种极性反接保护技术，包括二极管、p 沟道 mosfet 和 n 沟道 mosfet。本文比较了所有这些技术，并重点指出了每种技术的优缺点。此外，本文提供了 mosfet 选型指南以支持 mosfet 选择过程，并且给出了一个推荐器件清单。负载电流从 6 a 到 10 a 的热测量表明，从散热角度看，5×6 封装表现良好，原因是其封装和芯片更大，rds,on 和功率损耗比 3×3 封装要低。另外，与较小的芯片相比，较大的芯片有助于更好地散热。尽管如此，表 3 显示 5×6 和 3×3 封装的最大 tj 的裕量差异并不显著。根据应用需求和所使用的散热系统，5×6 和 3×3 封装的 mosfet 均可选用。
理论计算的和实际估算的结温 tj 没有显著差异，数据表中给出的 rθja 是实际值，可用来在实际应用中执行热分析。使用上文所示的计算，rθja 有助于计算 mosfet 可运行的最大环境温度。
?
简介：电子器件是一个非常复杂的系统，其封装过程的缺陷和失效也是非常复杂的。因此，研究封装缺陷和失效需要对封装过程有一个系统性的了解，这样才能从多个角度去分析缺陷产生的原因。
1. 封装缺陷与失效的研究方法论
封装的失效机理可以分为两类：过应力和磨损。过应力失效往往是瞬时的、灾难性的；磨损失效是长期的累积损坏，往往首先表示为性能退化，接着才是器件失效。失效的负载类型又可以分为机械、热、电气、辐射和化学负载等。
影响封装缺陷和失效的因素是多种多样的， 材料成分和属性、封装设计、环境条件和工艺参数等都会有所影响。确定影响因素和预防封装缺陷和失效的基本前提。影响因素可以通过试验或者模拟仿真的方法来确定，一般多采用物理模型法和数值参数法。对于更复杂的缺陷和失效机理，常常采用试差法确定关键的影响因素，但是这个方法需要较长的试验时间和设备修正，效率低、花费高。
在分析失效机理的过程中， 采用鱼骨图（因果图）展示影响因素是行业通用的方法。鱼骨图可以说明复杂的原因及影响因素和封装缺陷之间的关系，也可以区分多种原因并将其分门别类。生产应用中，有一类鱼骨图被称为6ms：从机器、方法、材料、量度、人力和自然力等六个维度分析影响因素。
?
这一张图所示的是展示塑封芯片分层原因的鱼骨图，从设计、工艺、环境和材料四个方面进行了分析。通过鱼骨图，清晰地展现了所有的影响因素，为失效分析奠定了良好基础。
2. 引发失效的负载类型
如上一节所述，封装的负载类型可以分为机械、热、电气、辐射和化学负载。
?
失效机理的分类
机械载荷：包括物理冲击、振动、填充颗粒在硅芯片上施加的应力（如收缩应力）和惯性力（如宇宙飞船的巨大加速度）等。材料对这些载荷的响应可能表现为弹性形变、塑性形变、翘曲、脆性或柔性断裂、界面分层、疲劳裂缝产生和扩展、蠕变以及蠕变开裂等等。
热载荷：包括芯片黏结剂固化时的高温、引线键合前的预加热、成型工艺、后固化、邻近元器件的再加工、浸焊、气相焊接和回流焊接等等。外部热载荷会使材料因热膨胀而发生尺寸变化，同时也会改变蠕变速率等物理属性。如发生热膨胀系数失配（cte失配）进而引发局部应力，并最终导致封装结构失效。过大的热载荷甚至可能会导致器件内易燃材料发生燃烧。
电载荷：包括突然的电冲击、电压不稳或电流传输时突然的振荡（如接地不良）而引起的电流波动、静电放电、过电应力等。这些外部电载荷可能导致介质击穿、电压表面击穿、电能的热损耗或电迁移。也可能增加电解腐蚀、树枝状结晶生长，引起漏电流、热致退化等。
化学载荷：包括化学使用环境导致的腐蚀、氧化和离子表面枝晶生长。由于湿气能通过塑封料渗透，因此在潮湿环境下湿气是影响塑封器件的主要问题。被塑封料吸收的湿气能将塑封料中的催化剂残留萃取出来，形成副产物进入芯片粘接的金属底座、半导体材料和各种界面，诱发导致器件性能退化甚至失效。例如，组装后残留在器件上的助焊剂会通过塑封料迁移到芯片表面。在高频电路中，介质属性的细微变化（如吸潮后的介电常数、耗散因子等的变化）都非常关键。在高电压转换器等器件中，封装体击穿电压的变化非常关键。此外，一些环氧聚酰胺和聚氨酯如若长期暴露在高温高湿环境中也会引起降解（有时也称为“逆转”）。通常采用加速试验来鉴定塑封料是否易发生该种失效。
需要注意的是，当施加不同类型载荷的时候，各种失效机理可能同时在塑封器件上产生交互作用。例如，热载荷会使封装体结构内相邻材料间发生热膨胀系数失配，从而引起机械失效。其他的交互作用，包括应力辅助腐蚀、应力腐蚀裂纹、场致金属迁移、钝化层和电解质层裂缝、湿热导致的封装体开裂以及温度导致的化学反应加速等等。在这些情况下，失效机理的综合影响并不一定等于个体影响的总和。
3. 封装缺陷的分类
封装缺陷主要包括引线变形、底座偏移、翘曲、芯片破裂、分层、空洞、不均匀封装、毛边、外来颗粒和不完全固化等。
3.1 引线变形
引线变形通常指塑封料流动过程中引起的引线位移或者变形，通常采用引线最大横向位移x与引线长度l之间的比值x/l来表示。引线弯曲可能会导致电器短路（特别是在高密度i/o器件封装中）。有时，弯曲产生的应力会导致键合点开裂或键合强度下降。
影响引线键合的因素包括封装设计、引线布局、引线材料与尺寸、模塑料属性、引线键合工艺和封装工艺等。影响引线弯曲的引线参数包括引线直径、引线长度、引线断裂载荷和引线密度等等。
3.2 底座偏移
底座偏移指的是支撑芯片的载体（芯片底座）出现变形和偏移
?
如图所示为塑封料导致的底座偏移，此时，上下层模塑腔体内不均匀的塑封料流动会导致底座偏移。
影响底座偏移的因素包括塑封料的流动性、引线框架的组装设计以及塑封料和引线框架的材料属性。薄型小尺寸封装（tsop）和薄型方形扁平封装（tqfp）等封装器件由于引线框架较薄，容易发生底座偏移和引脚变形。
3.3 翘曲
翘曲是指封装器件在平面外的弯曲和变形。因塑封工艺而引起的翘曲会导致如分层和芯片开裂等一系列的可靠性问题。 翘曲也会导致一系列的制造问题，如在塑封球栅阵列（pbga）器件中，翘曲会导致焊料球共面性差，使器件在组装到印刷电路板的回流焊过程中发生贴装问题。
?
翘曲模式包括内凹、外凸和组合模式三种。在半导体公司中，有时候会把内凹称为“笑脸”，外凸称为“哭脸”。
导致翘曲的原因主要包括cte失配和固化/压缩收缩。后者一开始并没有受到太多的关注，深入研究发现，模塑料的化学收缩在ic器件的翘曲中也扮演着重要角色，尤其是在芯片上下两侧厚度不同的封装器件上。在固化和后固化的过程中，塑封料在高固化温度下将发生化学收缩，被称为“热化学收缩”。通过提高玻璃化转变温度和降低tg附近的热膨胀系数变化，可以减小固化过程中发生的化学收缩。
?
导致翘曲的因素还包括诸如塑封料成分、模塑料湿气、封装的几何结构等等。通过对塑封材料和成分、工艺参数、封装结构和封装前环境的把控，可以将封装翘曲降低到最小。在某些情况下，可以通过封装电子组件的背面来进行翘曲的补偿。例如，大陶瓷电路板或多层板的外部连接位于同一侧，对他们进行背面封装可以减小翘曲。
3.4 芯片破裂
封装工艺中产生的应力会导致芯片破裂。封装工艺通常会加重前道组装工艺中形成的微裂缝。晶圆或芯片减薄、背面研磨以及芯片粘结都是可能导致芯片裂缝萌生的步骤。
破裂的、机械失效的芯片不一定会发生电气失效。芯片破裂是否会导致器件的瞬间电气失效还取决于裂缝的生长路径。例如，若裂缝出现在芯片的背面，可能不会影响到任何敏感结构。
因为硅晶圆比较薄且脆，晶圆级封装更容易发生芯片破裂。因此，必须严格控制转移成型工艺中的夹持压力和成型转换压力等工艺参数，以防止芯片破裂。3d堆叠封装中因叠层工艺而容易出现芯片破裂。在3d封装中影响芯片破裂的设计因素包括芯片叠层结构、基板厚度、模塑体积和模套厚度等。
3.5 分层
分层或粘结不牢指的是在塑封料和其相邻材料界面之间的分离。分层位置可能发生在塑封微电子器件中的任何区域；同时也可能发生在封装工艺、后封装制造阶段或者器件使用阶段。
封装工艺导致的不良粘接界面是引起分层的主要因素。界面空洞、封装时的表面污染和固化不完全都会导致粘接不良。其他影响因素还包括固化和冷却时收缩应力与翘曲。在冷却过程中，塑封料和相邻材料之间的cte不匹配也会导致热-机械应力，从而导致分层。
?
可以根据界面类型对分层进行分类
3.6 空洞
封装工艺中，气泡嵌入环氧材料中形成了空洞，空洞可以发生在封装工艺过程中的任意阶段，包括转移成型、填充、灌封和塑封料至于空气环境下的印刷。通过最小化空气量，如排空或者抽真空，可以减少空洞。有报道采用的真空压力范围为1~300torr（一个大气压为760torr）。
填模仿真分析认为，是底部熔体前沿与芯片接触，导致了流动性受到阻碍。部分熔体前沿向上流动并通过芯片外围的大开口区域填充半模顶部。新形成的熔体前沿和吸附的熔体前沿进入半模顶部区域，从而形成起泡。
3.7 不均匀封装
非均匀的塑封体厚度会导致翘曲和分层。传统的封装技术，诸如转移成型、压力成型和灌注封装技术等，不易产生厚度不均匀的封装缺陷。晶圆级封装因其工艺特点，而特别容易导致不均匀的塑封厚度。
为了确保获得均匀的塑封层厚度，应固定晶圆载体使其倾斜度最小以便于刮刀安装。此外，需要进行刮刀位置控制以确保刮刀压力稳定，从而得到均匀的塑封层厚度。
在硬化前，当填充粒子在塑封料中的局部区域聚集并形成不均匀分布时，会导致不同质或不均匀的材料组成。塑封料的不充分混合将会导致封装灌封过程中不同质现象的发生。
3.8 毛边
毛边是指在塑封成型工艺中通过分型线并沉积在器件引脚上的模塑料。
夹持压力不足是产生毛边的主要原因。如果引脚上的模料残留没有及时清除，将导致组装阶段产生各种问题。例如，在下一个封装阶段中键合或者黏附不充分。树脂泄漏是较稀疏的毛边形式。
3.9 外来颗粒
在封装工艺中，封装材料若暴露在污染的环境、设备或者材料中，外来粒子就会在封装中扩散并聚集在封装内的金属部位上（如ic芯片和引线键合点），从而导致腐蚀和其他的后续可靠性问题。
3.10 不完全固化
固化时间不足或者固化温度偏低都会导致不完全固化。另外，在两种封装料的灌注中，混合比例的轻微偏移都将导致不完全固化。为了最大化实现封装材料的特性，必须确保封装材料完全固化。在很多封装方法中，允许采用后固化的方法确保封装材料的完全固化。而且要注意保证封装料比例的精确配比。
4. 封装失效的分类
在封装组装阶段或者器件使用阶段，都会发生封装失效。特别是当封装微电子器件组装到印刷电路板上时更容易发生，该阶段器件需要承受高的回流温度，会导致塑封料界面分层或者破裂。
4.1 分层
如上一节所述，分层是指塑封材料在粘接界面处与相邻的材料分离。可能导致分层的外部载荷和应力包括水汽、湿气、温度以及它们的共同作用。
在组装阶段常常发生的一类分层被称为水汽诱导（或蒸汽诱导）分层，其失效机理主要是相对高温下的水汽压力。在封装器件被组装到印刷电路板上的时候，为使焊料融化温度需要达到220℃甚至更高，这远高于模塑料的玻璃化转变温度（约110~200℃）。在回流高温下，塑封料与金属界面之间存在的水汽蒸发形成水蒸气，产生的蒸汽压与材料间热失配、吸湿膨胀引起的应力等因素共同作用，最终导致界面粘接不牢或分层，甚至导致封装体的破裂。无铅焊料相比传统铅基焊料，其回流温度更高，更容易发生分层问题。
吸湿膨胀系数（che），又称湿气膨胀系数（cme）
湿气扩散到封装界面的失效机理是水汽和湿气引起分层的重要因素。湿气可通过封装体扩散，或者沿着引线框架和模塑料的界面扩散。研究发现，当模塑料和引线框架界面之间具有良好粘接时，湿气主要通过塑封体进入封装内部。但是，当这个粘结界面因封装工艺不良（如键合温度引起的氧化、应力释放不充分引起的引线框架翘曲或者过度修剪和形式应力等）而退化时，在封装轮廓上会形成分层和微裂缝，并且湿气或者水汽将易于沿这一路径扩散。更糟糕的是，湿气会导致极性环氧黏结剂的水合作用，从而弱化和降低界面的化学键合。
表面清洁是实现良好粘结的关键要求。表面氧化常常导致分层的发生（如上一篇中所提到的例子），如铜合金引线框架暴露在高温下就常常导致分层。氮气或其他合成气体的存在，有利于避免氧化。
模塑料中的润滑剂和附着力促进剂会促进分层。润滑剂可以帮助模塑料与模具型腔分离，但会增加界面分层的风险。另一方面，附着力促进剂可以确保模塑料和芯片界面之间的良好粘结，但却难以从模具型腔内清除。
分层不仅为水汽扩散提供了路径，也是树脂裂缝的源头。分层界面是裂缝萌生的位置，当承受交大外部载荷的时候，裂缝会通过树脂扩展。研究表明，发生在芯片底座地面和树脂之间的分层最容易引起树脂裂缝，其它位置出现的界面分层对树脂裂缝的影响较小。
4.2 气相诱导裂缝（爆米花现象）
水汽诱导分层进一步发展会导致气相诱导裂缝。当封装体内水汽通过裂缝逃逸时会产生爆裂声，和爆米花的声音非常像，因此又被称为爆米花现象。裂缝常常从芯片底座向塑封底面扩展。在焊接后的电路板中，外观检查难以发现这些裂缝。qfp和tqfp等大而薄的塑封形式最容易产生爆米花现象；此外也容易发生在芯片底座面积与器件面积之比较大、芯片底座面积与最小塑封料厚度之比较大的的器件中。爆米花现象可能会伴随其他问题，包括键合球从键合盘上断裂以及键合球下面的硅凹坑等。
?
塑封器件内的裂缝通常起源于引线框架上的应力集中区（如边缘和毛边），并且在最薄塑封区域内扩展。毛边是引线框架表面在冲压工艺中产生的小尺寸变形，改变冲压方向使毛边位于引线框架顶部，或者刻蚀引线框架（模压）都可以减少裂缝。
减少塑封器件内的湿气是降低爆米花现象的关键。常采用高温烘烤的方法减少塑封器件内的湿气。前人研究发现，封装内允许的安全湿气含量约为1100×10^-6（0.11 wt.%)。在125℃下烘烤24h，可以充分去除封装内吸收的湿气。
4.3 脆性断裂
脆性断裂经常发生在低屈服强度和非弹性材料中（如硅芯片）。到材料受到过应力作用时，突然的、灾难性的裂缝扩展会起源于如空洞、夹杂物或不连续等微小缺陷。
4.4 韧性断裂
塑封材料容易发生脆性和韧性两种断裂模式，主要取决于环境和材料因素，包括温度、聚合树脂的黏塑特性和填充载荷。即使在含有脆性硅填料的高加载塑封材料中，因聚合树脂的黏塑特性，仍然可能发生韧性断裂。
4.5 疲劳断裂
塑封料遭受到极限强度范围内的周期性应力作用时，会因累积的疲劳断裂而断裂。施加到塑封材料上的湿、热、机械或综合载荷，都会产生循环应力。疲劳失效是一种磨损失效机理，裂缝一般会在间断点或缺陷位置萌生。
疲劳断裂机理包括三个阶段：裂纹萌生（阶段ⅰ）；稳定的裂缝扩展（阶段ⅱ）；突发的、不确定的、灾难性失效（阶段ⅲ）。在周期性应力下，阶段ⅱ的疲劳裂缝扩展指的是裂缝长度的稳定增长。塑封材料的裂纹扩展速率要远高于金属材料疲劳裂缝扩展的典型值（约3倍）。
5. 加速失效的因素
环境和材料的载荷和应力，如湿气、温度和污染物，会加速塑封器件的失效。塑封工艺正在封装失效中起到了关键作用，如湿气扩散系数、饱和湿气含量、离子扩散速率、热膨胀系数和塑封材料的吸湿膨胀系数等特性会极大地影响失效速率。导致失效加速的因素主要有潮气、温度、污染物和溶剂性环境、残余应力、自然环境应力、制造和组装载荷以及综合载荷应力条件。
潮气 能加速塑封微电子器件的分层、裂缝和腐蚀失效。在塑封器件中， 潮气是一个重要的失效加速因子。与潮气导致失效加速有关的机理包括粘结面退化、吸湿膨胀应力、水汽压力、离子迁移以及塑封料特性改变等等。潮气能够改变塑封料的玻璃化转变温度tg、弹性模量和体积电阻率等特性。
温度 是另一个关键的失效加速因子，通常利用与模塑料的玻璃化转变温度、各种材料的热膨胀洗漱以及由此引起的热-机械应力相关的温度等级来评估温度对封装失效的影响。温度对封装失效的另一个影响因素表现在会改变与温度相关的封装材料属性、湿气扩散系数和金属间扩散等失效。
污染物和溶剂性环境 污染物为失效的萌生和扩展提供了场所，污染源主要有大气污染物、湿气、助焊剂残留、塑封料中的不洁净例子、热退化产生的腐蚀性元素以及芯片黏结剂中排出的副产物（通常为环氧）。塑料封装体一般不会被腐蚀，但是湿气和污染物会在塑封料中扩散并达到金属部位，引起塑封器件内金属部分的腐蚀。
残余应力 芯片粘结会产生单于应力。应力水平的大小，主要取决于芯片粘接层的特性。由于模塑料的收缩大于其他封装材料， 因此模塑成型时产生的应力是相当大的。可以采用应力测试芯片来测定组装应力。
自然环境应力 在自然环境下，塑封料可能会发生降解。降解的特点是聚合键的断裂，常常是固体聚合物转变成包含单体、二聚体和其他低分子量种类的黏性液体。升高的温度和密闭的环境常常会加速降解。阳光中的紫外线和大气臭氧层是降解的强有力催化剂，可通过切断环氧树脂的分子链导致降解。将塑封器件与易诱发降解的环境隔离、采用具有抗降解能力的聚合物都是防止降解的方法。需要在湿热环境下工作的产品要求采用抗降解聚合物。
制造和组装载荷 制造和组装条件都有可能导致封装失效，包括高温、低温、温度变化、操作载荷以及因塑封料流动而在键合引线和芯片底座上施加的载荷。进行塑封器件组装时出现的爆米花现象就是一个典型的例子。
综合载荷应力条件 在制造、组装或者操作的过程中，诸如温度和湿气等失效加速因子常常是同时存在的。综合载荷和应力条件常常会进一步加速失效。这一特点常被应用于以缺陷部件筛选和易失效封装器件鉴别为目的的加速试验设计。
本文小结
本文主要讨论了封装缺陷和失效，包括引线变形、底座偏移、翘曲、芯片破裂、分层、空洞、不均匀封装、毛边、外来颗粒、不完全固化、爆米花和开裂等等。加速因子以及缺陷和失效的评估方法是确保塑封产品高质量和高可靠性的关键。
- end -
免责声明：本文转自网络，九游会ag官方网站的版权归原作者所有，如涉及作品九游会ag官方网站的版权问题，请及时与我们联系，谢谢！
?关于硬见科技
硬见科技是国内最具特色的电子工程师社区，融合了行业资讯、社群互动、培训学习、活动交流、设计与制造分包等服务，以开放式硬件创新技术交流和培训服务为核心，连接了超过30万工程师和产业链上下游企业，聚焦电子行业的科技创新，聚合最值得关注的产业链资源， 致力于为百万工程师和创新创业型企业打造一站式公共设计与制造服务平台。
? ? 潮湿指电子元器件周围环境中气态水的含量。露点温度以上的环境中，气态水无处不在。描述潮湿程度可以用相对湿度和绝对含水量两种方法。相对湿度（rh）是实际含水量与饱和含水量的比值，与环境温度强相关。绝对含水量是气态水的体积占比，与温度无关。
? ??陶瓷材料非常致密，用陶瓷密合封装可以完全隔绝封装内外的气体扩散，让电子元器件可以在潮湿环境下长期储存和工作，在航空航天和军用产品中广泛应用。实践中，陶瓷密合封装需要在环境绝对含水量 5% 的条件下制造，才可以确保在露点温度时不至于形成凝露和冰晶。
? ? 除了陶瓷，玻璃密合封装也可以达到相似的防潮性能。
? ??
?
? ? 当今绝大部分电子元器件采用塑料封装，塑封料由环氧树脂、微米级玻璃珠、炭黑、脱模剂共同组成。环氧树脂是一种具有亲水性的有机物，内部结构密度比不上陶瓷。在潮湿环境下存放电子元器件，气态水会扩散进入塑封体。
? ? 如果塑封体内部存在缝隙、孔洞，气态水会积聚，容易形成液态水。这会产生 3 方面的失效风险。
“爆米花”效应。在承受高于水的沸点温度的高温时，液态水气化，体积迅速膨胀，会涨破塑封体。化学迁移。如果塑封体内部清洗不彻底，存在钠、氯等离子（封装工艺中经常遇到），那么会形成原电池，发生化学迁移。电化学迁移。在通电工作的情况下，有电位差的区域之间形成电化学腐蚀的条件。
? ? 已经受潮或者可能受潮的电子元器件，需要通过低温烘烤的方法让含水量恢复到安全范围。
? ? ipc 和 jedec 组织联合发布了两份标准来规范潮湿问题。这两份标准可以免费获得。
j-std-020 标准，描述和分级量化半导体集成电路的潮湿敏感特性j-std-033 标准，烘干处理规范
? ? 潮湿敏感的电子元器件，从制造商传递给 pcba 装配者的时候，一定要记得复查一下保存条件。在进行失效分析的时候，也可以从水的问题出发来扩展思路。
还没有评论，来说两句吧...