塑封最大尺寸是多少,sd卡座封装尺寸 -ag真人官方入口

苗坤旺离型膜

来源:转载自【宽禁带半导体技术创新联盟】,谢谢

功率半导体器件在工业 、消费 、军事等领域都有着广泛应用 ,具有很高的战略地位,下面我们从一张图看功率器件的全貌:

?

功率半导体器件又可根据对电路信号的控程度分为全型 、半控型及不可;或按驱动电路信号 性质分为电压驱动型 、电流驱动型等划分类别 电流驱动型等划分类别 电流驱动型等划分类别 。

?

不同功率半导体器件 ,其承受电压 、电流容量 、阻抗能力 、体积大小等特性也会不同 ,实际使用中 , 需要根据不同领域 、不同需求来选用合适的器件。

?

半导体行业从诞生至今 ,先后经历了三代材料的变更程 ,截至目前 ,功率半导体器件领域仍主要采 用以 si 为代表的第一半导体材料 。

?

汇总下半控型和全控型功率器件的特性

?

认识mosfet

mos管具有输入阻抗高、噪声低、热稳定性好;制造工艺简单、辐射强,因而通常被用于放大电路或开关电路;

(1)主要选型参数:漏源电压vds(耐压),id 连续漏电流,rds(on) 导通电阻,ciss 输入电容(结电容),品质因数fom=ron * qg等。

(2)根据不同的工艺又分为

trench mos:沟槽型mos,主要低压领域100v内;sgt (split gate)mos:分裂栅mos,主要中低压领域200v内;sj mos:超结mos,主要在高压领域 600-800v;

在开关电源中,如漏极开路电路,漏极原封不动地接负载,叫开路漏极,开路漏极电路中不管负载接多高的电压,都能够接通和关断负载电流。是理想的模拟开关器件。这就是mos管做开关器件的原理。

从市场份额看,mosfet几乎都集中在国际大厂手中,其中英飞凌2015年收购了ir(美国国际整流器公司)成为行业龙头,安森美也在2016年9月完成对仙童半导体的收购后,市占率跃升至第二,然后销售排名分别是瑞萨、东芝、万国、st、威世、安世、美格纳等等;

与活跃于中国大陆的国际厂商相比,国产企业优势不明显,但这不能说国产没有机会,中国大陆是世界上产业链最齐全的经济活跃区,在功率半导体领域活跃着一批本土制造企业,目前已基本完成产业链布局,且处于快速发展中;特别是mosfet领域,国产在中低压领域替换进口品牌潜力最大,且部分国产、如士兰、华润微(中航)、吉林华微等都在努力进入世界排名;

主流mos管品牌

mos管分为几大系列:美系、日系、韩系、国产。

美系:英飞凌、ir,仙童,安森美,st,ti ,pi,aos美国万代半导体等;

日系:东芝,瑞萨,rohm罗姆等;

韩系:美格纳,kec,auk,森名浩,信安,kia

国产:吉林华微电子股份有限公司,扬州扬杰电子科技股份有限公司,杭州士兰微电子股份有限公司,华润微电子(重庆)有限公司,无锡新洁能,西安后裔,深圳锐俊半导体,无锡华润华晶微电子有限公司,江苏东晨电子科技有限公司(前身东光微),东微半导体,威兆半导体,苏州硅能,无锡市芯途半导体有限公司

国产台系:anpec,cet,友顺utc

mos管封装分类

按照安装在pcb板上的方式来划分,mos管封装主要有两大类:插入式(through hole)和表面贴装式(surface mount)。

插入式就是mosfet的管脚穿过pcb板的安装孔并焊接在pcb板上。常见的插入式封装有:双列直插式封装(dip)、晶体管外形封装(to)、插针网格阵列封装(pga)三种样式。

?

插入式封装

表面贴裝则是mosfet的管脚及散热法兰焊接在pcb板表面的焊盘上。典型表面贴装式封装有:晶体管外形(d-pak)、小外形晶体管(sot)、小外形封装(sop)、方形扁平式封装(qfp)、塑封有引线芯片载体(plcc)等。

?

表面贴装式封装

随着技术的发展,目前主板、显卡等的pcb板采用直插式封装方式的越来越少,更多地选用了表面贴装式封装方式。

1、双列直插式封装(dip)

dip封装有两排引脚,需要插入到具有dip结构的芯片插座上,其派生方式为sdip(shrink dip),即紧缩双入线封装,较dip的针脚密度高6倍。

dip封装结构形式有:多层陶瓷双列直插式dip、单层陶瓷双列直插式dip、引线框架式dip(含玻璃陶瓷封接式、塑料包封结构式、陶瓷低熔玻璃封装式)等。dip封装的特点是可以很方便地实现pcb板的穿孔焊接,和主板有很好的兼容性。

但由于其封装面积和厚度都比较大,而且引脚在插拔过程中很容易被损坏,可靠性较差;同时由于受工艺的影响,引脚一般都不超过100个,因此在电子产业高度集成化过程中,dip封装逐渐退出了历史舞台。

2、晶体管外形封装(to)

属于早期的封装规格,例如to-3p、to-247、to-92、to-92l、to-220、to-220f、to-251等都是插入式封装设计。

to-3p/247:是中高压、大电流mos管常用的封装形式,产品具有耐压高、抗击穿能力强等特点。

to-220/220f:to-220f是全塑封装,装到散热器上时不必加绝缘垫;to-220带金属片与中间脚相连,装散热器时要加绝缘垫。这两种封装样式的mos管外观差不多,可以互换使用。

to-251:该封装产品主要是为了降低成本和缩小产品体积,主要应用于中压大电流60a以下、高压7n以下环境中。

to-92:该封装只有低压mos管(电流10a以下、耐压值60v以下)和高压1n60/65在采用,目的是降低成本。

近年来,由于插入式封装工艺焊接成本高、散热性能也不如贴片式产品,使得表面贴装市场需求量不断增大,也使得to封装发展到表面贴装式封装。to-252(又称之为d-pak)和to-263(d2pak)就是表面贴装封装。

?

to封装产品外观

to252/d-pak是一种塑封贴片封装,常用于功率晶体管、稳压芯片的封装,是目前主流封装之一。

采用该封装方式的mosfet有3个电极,栅极(g)、漏极(d)、源极(s)。

其中漏极(d)的引脚被剪断不用,而是使用背面的散热板作漏极(d),直接焊接在pcb上,一方面用于输出大电流,一方面通过pcb散热;所以pcb的d-pak焊盘有三处,漏极(d)焊盘较大。其封装规范如下:

?

to-252/d-pak封装尺寸规格

to-263是to-220的一个变种,主要是为了提高生产效率和散热而设计,支持极高的电流和电压,在150a以下、30v以上的中压大电流mos管中较为多见。

除了d2pak(to-263ab)之外,还包括to263-2、to263-3、to263-5、to263-7等样式,与to-263为从属关系,主要是引出脚数量和距离不同。

?

to-263/d2pak封装尺寸规格3、插针网格阵列封装(pga)

pga(pin grid array package)芯片内外有多个方阵形的插针,每个方阵形插针沿芯片的四周间隔一定距离排列,根据管脚数目的多少,可以围成2~5圈。安装时,将芯片插入专门的pga插座即可,具有插拔方便且可靠性高的优势,能适应更高的频率。

?

pga封装样式

其芯片基板多数为陶瓷材质,也有部分采用特制的塑料树脂来做基板,在工艺上,引脚中心距通常为2.54mm,引脚数从64到447不等。

这种封装的特点是,封装面积(体积)越小,能够承受的功耗(性能)就越低,反之则越高。这种封装形式芯片在早期比较多见,且多用于cpu等大功耗产品的封装,如英特尔的80486、pentium均采用此封装样式;不大为mos管厂家所采纳。

4、小外形晶体管封装(sot)

sot(small out-line transistor)是贴片型小功率晶体管封装,主要有sot23、sot89、sot143、sot25(即sot23-5)等,又衍生出sot323、sot363/sot26(即sot23-6)等类型,体积比to封装小。

?

sot封装类型

sot23是常用的三极管封装形式,有3条翼形引脚,分别为集电极、发射极和基极,分别列于元件长边两侧,其中,发射极和基极在同一侧,常见于小功率晶体管、场效应管和带电阻网络的复合晶体管,强度好,但可焊性差,外形如下图(a)所示。

sot89具有3条短引脚,分布在晶体管的一侧,另外一侧为金属散热片,与基极相连,以增加散热能力,常见于硅功率表面组装晶体管,适用于较高功率的场合,外形如下图(b)所示。

sot143具有4条翼形短引脚,从两侧引出,引脚中宽度偏大的一端为集电极,这类封装常见于高频晶体管,外形如下图(c)所示。

sot252属于大功率晶体管,3条引脚从一侧引出,中间一条引脚较短,为集电极,与另一端较大的引脚相连,该引脚为散热作用的铜片,外形如下图(d)所示。

?

常见sot封装外形比较

主板上常用四端引脚的sot-89 mosfet。其规格尺寸如下:

sot-89 mosfet尺寸规格(单位:mm)

5、小外形封装(sop)

sop(small out-line package)是表面贴装型封装之一,也称之为sol或dfp,引脚从封装两侧引出呈海鸥翼状(l字形)。材料有塑料和陶瓷两种。

sop封装标准有sop-8、sop-16、sop-20、sop-28等,sop后面的数字表示引脚数。mosfet的sop封装多数采用sop-8规格,业界往往把“p”省略,简写为so(small out-line)。

sop-8封装尺寸

so-8为philip公司率先开发,采用塑料封装,没有散热底板,散热不良,一般用于小功率mosfet。

后逐渐派生出tsop(薄小外形封装)、vsop(甚小外形封装)、ssop(缩小型sop)、tssop(薄的缩小型sop)等标准规格;其中tsop和tssop常用于mosfet封装。

?

常用于mos管的sop派生规格6、方形扁平式封装(qfp)

qfp(plastic quad flat package)封装的芯片引脚之间距离很小,管脚很细,一般在大规模或超大型集成电路中采用,其引脚数一般在100个以上。

用这种形式封装的芯片必须采用smt表面安装技术将芯片与主板焊接起来。该封装方式具有四大特点:

①适用于smd表面安装技术在pcb电路板上安装布线;

②适合高频使用;

③操作方便,可靠性高;

④芯片面积与封装面积之间的比值较小。

与pga封装方式一样,该封装方式将芯片包裹在塑封体内,无法将芯片工作时产生的热量及时导出,制约了mosfet性能的提升;而且塑封本身增加了器件尺寸,不符合半导体向轻、薄、短、小方向发展的要求;另外,此类封装方式是基于单颗芯片进行,存在生产效率低、封装成本高的问题。

因此,qfp更适于微处理器/门陈列等数字逻辑lsi电路采用,也适于vtr信号处理、音响信号处理等模拟lsi电路产品封装。

7、四边无引线扁平封装(qfn)

qfn(quad flat non-leaded package)封装四边配置有电极接点,由于无引线,贴装表现出面积比qfp小、高度比qfp低的特点;其中陶瓷qfn也称为lcc(leadless chip carriers),采用玻璃环氧树脂印刷基板基材的低成本塑料qfn则称为塑料lcc、pclc、p-lcc等。

是一种焊盘尺寸小、体积小、以塑料作为密封材料的新兴表面贴装芯片封装技术。

qfn主要用于集成电路封装,mosfet不会采用。不过因intel提出整合驱动与mosfet方案,而推出了采用qfn-56封装(“56”指芯片背面有56个连接pin)的drmos。

需要说明的是,qfn封装与超薄小外形封装(tssop)具有相同的外引线配置,而其尺寸却比tssop的小62%。根据qfn建模数据,其热性能比tssop封装提高了55%,电性能(电感和电容)比tssop封装分别提高了60%和30%。最大的缺点则是返修难度高。

?

采用qfn-56封装的drmos

传统的分立式dc/dc降压开关电源无法满足对更高功耗密度的要求,也不能解决高开关频率下的寄生参数影响问题。

随着技术的革新与进步,把驱动器和mosfet整合在一起,构建多芯片模块已经成为了现实,这种整合方式同时可以节省相当可观的空间从而提升功耗密度,通过对驱动器和mos管的优化提高电能效率和优质dc电流,这就是整合驱动ic的drmos。

?

瑞萨第2代drmos

经过qfn-56无脚封装,让drmos热阻抗很低;借助内部引线键合以及铜夹带设计,可最大程度减少外部pcb布线,从而降低电感和电阻。

另外,采用的深沟道硅(trench silicon)mosfet工艺,还能显著降低传导、开关和栅极电荷损耗;并能兼容多种控制器,可实现不同的工作模式,支持主动相变换模式aps(auto phase switching)。

除了qfn封装外,双边扁平无引脚封装(dfn)也是一种新的电子封装工艺,在安森美的各种元器件中得到了广泛采用,与qfn相比,dfn少了两边的引出电极。

8、塑封有引线芯片载体(plcc)

plcc(plastic quad flat package)外形呈正方形,尺寸比dip封装小得多,有32个引脚,四周都有管脚,引脚从封装的四个侧面引出,呈丁字形,是塑料制品。

其引脚中心距1.27mm,引脚数从18到84不等,j形引脚不易变形,比qfp容易操作,但焊接后的外观检查较为困难。plcc封装适合用smt表面安装技术在pcb上安装布线,具有外形尺寸小、可靠性高的优点。

plcc封装是比较常见,用于逻辑lsi、dld(或程逻辑器件)等电路,主板bios常采用的这种封装形式,不过目前在mos管中较少见。

?

plcc封装样式

主流企业的封装与改进

由于cpu的低电压、大电流的发展趋势,对mosfet提出输出电流大,导通电阻低,发热量低散热快,体积小的要求。mosfet厂商除了改进芯片生产技术和工艺外,也不断改进封装技术,在与标准外形规格兼容的基础上,提出新的封装外形,并为自己研发的新封装注册商标名称。

1、瑞萨(renesas)wpak、lfpak和lfpak-i封装

wpak是瑞萨开发的一种高热辐射封装,通过仿d-pak封装那样把芯片散热板焊接在主板上,通过主板散热,使小形封装的wpak也可以达到d-pak的输出电流。wpak-d2封装了高/低2颗mosfet,减小布线电感。

瑞萨wpak封装尺寸

lfpak和lfpak-i是瑞萨开发的另外2种与so-8兼容的小形封装。lfpak类似d-pak,但比d-pak体积小。lfpak-i是将散热板向上,通过散热片散热。

瑞萨lfpak和lfpak-i封装2、威世(vishay)power-pak和polar-pak封装

power-pak是威世公司注册的mosfet封装名称。power-pak包括有power-pak1212-8、power-pak so-8两种规格。

威世power-pak1212-8封装

威世power-pak so-8封装

polar pak是双面散热的小形封装,也是威世核心封装技术之一。polar pak与普通的so-8封装相同,其在封装的上、下两面均设计了散热点,封装内部不易蓄热,能够将工作电流的电流密度提高至so-8的2倍。目前威世已向意法半导体公司提供polar pak技术授权。

威世polar pak封装3、安森美(onsemi)so-8和wdfn8扁平引脚(flat lead)封装

安美森半导体开发了2种扁平引脚的mosfet,其中so-8兼容的扁平引脚被很多板卡采用。安森美新近推出的nvmx和nvtx功率mosfet就采用了紧凑型dfn5(so-8fl)和wdfn8封装,可最大限度地降低导通损耗,另外还具有低qg和电容,可将驱动器损耗降到最低的特性。

安森美so-8扁平引脚封装

安森美wdfn8封装4、恩智浦(nxp)lfpak和qlpak封装

恩智浦(原philps)对so-8封装技术改进为lfpak和qlpak。其中lfpak被认为是世界上高度可靠的功率so-8封装;而qlpak具有体积小、散热效率更高的特点,与普通so-8相比,qlpak占用pcb板的面积为6*5mm,同时热阻为1.5k/w。

恩智浦lfpak封装

恩智浦qlpak封装5、意法(st)半导体powerso-8封装

意法半导体功率mosfet芯片封装技术有so-8、powerso-8、powerflat、directfet、polarpak等,其中powerso-8正是so-8的改进版,此外还有powerso-10、powerso-20、to-220fp、h2pak-2等封装。

意法半导体power so-8封装6、飞兆(fairchild)半导体power 56封装

power 56是farichild的专用称呼,正式名称为dfn 5×6。其封装面积跟常用的tsop-8不相上下,而薄型封装又节约元件净空高度,底部thermal-pad设计降低了热阻,因此很多功率器件厂商都部署了dfn 5×6。

fairchild power 56封装7、国际整流器(ir)direct fet封装

direct fet能在so-8或更小占位面积上,提供高效的上部散热,适用于计算机、笔记本电脑、电信和消费电子设备的ac-dc及dc-dc功率转换应用。与标准塑料分立封装相比,directfet的金属罐构造具有双面散热功能,因而可有效将高频dc-dc降压式转换器的电流处理能力增加一倍。

direct fet封装属于反装型,漏极(d)的散热板朝上,并覆盖金属外壳,通过金属外壳散热。direct fet封装极大地改善了散热,并且占用空间更小,散热良好。

国际整流器direct fet封装

ir direct fet封装系列部分产品规格

内部封装改进方向

除了外部封装,基于电子制造对mos管的需求的变化,内部封装技术也在不断得到改进,这主要从三个方面进行:改进封装内部的互连技术、增加漏极散热板、改变散热的热传导方向。

1、封装内部的互连技术

to、d-pak、sot、sop等采用焊线式的内部互连封装技术,当cpu或gpu供电发展到低电压、大电流时代,焊线式的so-8封装就受到了封装电阻、封装电感、pn结到pcb和外壳热阻等因素的限制。

so-8内部封装结构

这四种限制对其电学和热学性能有着极大的影响。随着电流密度的提高,mosfet厂商在采用so-8尺寸规格时,同步对焊线互连形式进行了改进,用金属带、或金属夹板代替焊线,以降低封装电阻、电感和热阻。

标准型so-8与无导线so-8封装对比

国际整流器(ir)的改进技术称之为copper strap;威世(vishay)称之为power connect技术;飞兆半导体则叫做wireless package。新技术采用铜带取代焊线后,热阻降低了10-20%,源极至封装的电阻降低了61%。

国际整流器的copper strap技术

威世的power connect技术

飞兆半导体的wirless package技术2、增加漏极散热板

标准的so-8封装采用塑料将芯片包围,低热阻的热传导通路只是芯片到pcb的引脚。而底部紧贴pcb的塑料外壳是热的不良导体,故而影响了漏极的散热。

技术改进就是要除去引线框下方的塑封化合物,方法是让引线框金属结构直接或加一层金属板与pcb接触,并焊接到pcb焊盘上,这样就提供了更多的散热接触面积,把热量从芯片上带走;同时也可以制成更薄的器件。

威世power-pak技术

威世的power-pak、法意半导体的power so-8、安美森半导体的so-8 flat lead、瑞萨的wpak/lfpak、飞兆半导体的power 56和bottomless package都采用了此散热技术。

3、改变散热的热传导方向

power-pak的封装虽然显著减小了芯片到pcb的热阻,但当电流需求继续增大时,pcb同时会出现热饱和现象。所以散热技术的进一步改进就是改变散热方向,让芯片的热量传导到散热器而不是pcb。

瑞萨lfpak-i封装

瑞萨的lfpak-i封装、国际整流器的direct fet封装均是这种散热技术的典型代表。

总结

未来,随着电子制造业继续朝着超薄、小型化、低电压、大电流方向的发展,mos管的外形及内部封装结构也会随之改变,以更好适应制造业的发展需求。另外,为降低电子制造商的选用门槛,mos管向模块化、系统级封装方向发展的趋势也将越来越明显,产品将从性能、成本等多维度协调发展。

而封装作为mos管选型的重要参考因素之一,不同的电子产品有不同的电性要求,不同的安装环境也需要匹配的尺寸规格来满足。实际选用中,应在大原则下,根据实际需求情况来做抉择。

有些电子系统受制于pcb的尺寸和内部的高度,如通信系统的模块电源由于高度的限制通常采用dfn5*6、dfn3*3的封装;在有些acdc的电源中,使用超薄设计或由于外壳的限制,适于装配to220封装的功率mos管,此时引脚可直接插到根部,而不适于使用to247封装的产品;也有些超薄设计需要将器件管脚折弯平放,这会加大mos管选用的复杂度。

如何选取mosfet

一位工程师曾经对我讲,他从来不看mosfet数据表的第一页,因为“实用”的信息只在第二页以后才出现。事实上,mosfet数据表上的每一页都包含有对设计者非常有价值的信息。但人们不是总能搞得清楚该如何解读制造商提供的数据。本文概括了一些mosfet的关键指标,这些指标在数据表上是如何表述的,以及你理解这些指标所要用到的清晰图片。像大多数电子器件一样,mosfet也受到工作温度的影响。所以很重要的一点是了解测试条件,所提到的指标是在这些条件下应用的。还有很关键的一点是弄明白你在“产品简介”里看到的这些指标是“最大”或是“典型”值,因为有些数据表并没有说清楚。

电压等级

确定mosfet的首要特性是其漏源电压vds,或“漏源击穿电压”,这是在栅极短路到源极,漏极电流在250μa情况下,mosfet所能承受的保证不损坏的最高电压。vds也被称为“25℃下的绝对最高电压”,但是一定要记住,这个绝对电压与温度有关,而且数据表里通常有一个“vds温度系数”。你还要明白,最高vds是直流电压加上可能在电路里存在的任何电压尖峰和纹波。例如,如果你在电压30v并带有100mv、5ns尖峰的电源里使用30v器件,电压就会超过器件的绝对最高限值,器件可能会进入雪崩模式。在这种情况下,mosfet的可靠性没法得到保证。

在高温下,温度系数会显著改变击穿电压。例如,一些600v电压等级的n沟道mosfet的温度系数是正的,在接近最高结温时,温度系数会让这些mosfet变得象650v mosfet。很多mosfet用户的设计规则要求10%~20%的降额因子。在一些设计里,考虑到实际的击穿电压比25℃下的额定数值要高5%~10%,会在实际设计中增加相应的有用设计裕量,对设计是很有利的。

对正确选择mosfet同样重要的是理解在导通过程中栅源电压vgs的作用。这个电压是在给定的最大rds(on)条件下,能够确保mosfet完全导通的电压。这就是为什么导通电阻总是与vgs水平关联在一起的原因,而且也是只有在这个电压下才能保证器件导通。一个重要的设计结果是,你不能用比用于达到rds(on)额定值的最低vgs还要低的电压,来使mosfet完全导通。例如,用3.3v微控制器驱动mosfet完全导通,你需要用在vgs= 2.5v或更低条件下能够导通的mosfet。

导通电阻,栅极电荷,以及“优值系数”

mosfet的导通电阻总是在一个或多个栅源电压条件下确定的。最大rds(on)限值可以比典型数值高20%~50%。rds(on)最大限值通常指的25℃结温下的数值,而在更高的温度下,rds(on)可以增加30%~150%,如图1所示。由于rds(on)随温度而变,而且不能保证最小的电阻值,根据rds(on)来检测电流不是很准确的方法。

图1 rds(on)在最高工作温度的30%~150%这个范围内随温度增加而增加

导通电阻对n沟道和p沟道mosfet都是十分重要的。在开关电源中,qg是用在开关电源里的n沟道mosfet的关键选择标准,因为qg会影响开关损耗。这些损耗有两个方面影响:一个是影响mosfet导通和关闭的转换时间;另一个是每次开关过程中对栅极电容充电所需的能量。要牢记的一点是,qg取决于栅源电压,即使用更低的vgs可以减少开关损耗。

作为一种快速比较准备用在开关应用里mosfet的方式,设计者经常使用一个单数公式,公式包括表示传导损耗rds(on)及表示开关损耗的qg:rds(on) xqg。这个“优值系数”(fom)总结了器件的性能,可以用典型值或最大值来比较mosfet。要保证在器件中进行准确的比较,你需要确定用于rds(on) 和qg的是相同的vgs,在公示里典型值和最大值没有碰巧混在一起。较低的fom能让你在开关应用里获得更好的性能,但是不能保证这一点。只有在实际的电路里才能获得最好的比较结果,在某些情况下可能需要针对每个mosfet对电路进行微调。

额定电流和功率耗散

基于不同的测试条件,大多数mosfet在数据表里都有一个或多个的连续漏极电流。你要仔细看看数据表,搞清楚这个额定值是在指定的外壳温度下(比如tc = 25℃),或是环境温度(比如ta = 25℃)。这些数值当中哪些是最相关将取决于器件的特性和应用(见图2)。

图2 全部绝对最大电流和功率数值都是真实的数据

对于用在手持设备里的小型表面贴装器件,关联度最高的电流等级可能是在70℃环境温度下的电流,对于有散热片和强制风冷的大型设备,在ta = 25℃下的电流等级可能更接近实际情况。对于某些器件来说,管芯在其最高结温下能够处理的电流要高于封装所限定的电流水平,在一些数据表,这种“管芯限定”的电流等级是对“封装限定”电流等级的额外补充信息,可以让你了解管芯的鲁棒性。

对于连续的功率耗散也要考虑类似的情况,功耗耗散不仅取决于温度,而且取决于导通时间。设想一个器件在ta= 70℃情况下,以pd=4w连续工作10秒钟。构成“连续”时间周期的因素会根据mosfet封装而变化,所以你要使用数据表里的标准化热瞬态阻抗图,看经过10秒、100秒或10分钟后的功率耗散是什么样的。如图3所示,这个专用器件经过10秒脉冲后的热阻系数大约是0.33,这意味着经过大约10分钟后,一旦封装达到热饱和,器件的散热能力只有1.33w而不是4w,尽管在良好冷却的情况下器件的散热能力可以达到2w左右。

图3 mosfet在施加功率脉冲情况下的热阻

实际上,我们可以把mosfet选型分成四个步骤。

第一步:选用n沟道还是p沟道

为设计选择正确器件的第一步是决定采用n沟道还是p沟道mosfet。在典型的功率应用中,当一个mosfet接地,而负载连接到干线电压上时,该mosfet就构成了低压侧开关。在低压侧开关中,应采用n沟道mosfet,这是出于对关闭或导通器件所需电压的考虑。当mosfet连接到总线及负载接地时,就要用高压侧开关。通常会在这个拓扑中采用p沟道mosfet,这也是出于对电压驱动的考虑。

要选择适合应用的器件,必须确定驱动器件所需的电压,以及在设计中最简易执行的方法。下一步是确定所需的额定电压,或者器件所能承受的最大电压。额定电压越大,器件的成本就越高。根据实践经验,额定电压应当大于干线电压或总线电压。这样才能提供足够的保护,使mosfet不会失效。就选择mosfet而言,必须确定漏极至源极间可能承受的最大电压,即最大vds。知道mosfet能承受的最大电压会随温度而变化这点十分重要。设计人员必须在整个工作温度范围内测试电压的变化范围。额定电压必须有足够的余量覆盖这个变化范围,确保电路不会失效。设计工程师需要考虑的其他安全因素包括由开关电子设备(如电机或变压器)诱发的电压瞬变。不同应用的额定电压也有所不同;通常,便携式设备为20v、fpga电源为20~30v、85~220vac应用为450~600v。

第二步:确定额定电流

第二步是选择mosfet的额定电流。视电路结构而定,该额定电流应是负载在所有情况下能够承受的最大电流。与电压的情况相似,设计人员必须确保所选的mosfet能承受这个额定电流,即使在系统产生尖峰电流时。两个考虑的电流情况是连续模式和脉冲尖峰。在连续导通模式下,mosfet处于稳态,此时电流连续通过器件。脉冲尖峰是指有大量电涌(或尖峰电流)流过器件。一旦确定了这些条件下的最大电流,只需直接选择能承受这个最大电流的器件便可。

选好额定电流后,还必须计算导通损耗。在实际情况下,mosfet并不是理想的器件,因为在导电过程中会有电能损耗,这称之为导通损耗。mosfet在“导通”时就像一个可变电阻,由器件的rds(on)所确定,并随温度而显著变化。器件的功率耗损可由iload2×rds(on)计算,由于导通电阻随温度变化,因此功率耗损也会随之按比例变化。对mosfet施加的电压vgs越高,rds(on)就会越小;反之rds(on)就会越高。对系统设计人员来说,这就是取决于系统电压而需要折中权衡的地方。对便携式设计来说,采用较低的电压比较容易(较为普遍),而对于工业设计,可采用较高的电压。注意rds(on)电阻会随着电流轻微上升。关于rds(on)电阻的各种电气参数变化可在制造商提供的技术资料表中查到。

技术对器件的特性有着重大影响,因为有些技术在提高最大vds时往往会使rds(on)增大。对于这样的技术,如果打算降低vds和rds(on),那么就得增加晶片尺寸,从而增加与之配套的封装尺寸及相关的开发成本。业界现有好几种试图控制晶片尺寸增加的技术,其中最主要的是沟道和电荷平衡技术。

在沟道技术中,晶片中嵌入了一个深沟,通常是为低电压预留的,用于降低导通电阻rds(on)。为了减少最大vds对rds(on)的影响,开发过程中采用了外延生长柱/蚀刻柱工艺。例如,飞兆半导体开发了称为superfet的技术,针对rds(on)的降低而增加了额外的制造步骤。

这种对rds(on)的关注十分重要,因为当标准mosfet的击穿电压升高时,rds(on)会随之呈指数级增加,并且导致晶片尺寸增大。superfet工艺将rds(on)与晶片尺寸间的指数关系变成了线性关系。这样,superfet器件便可在小晶片尺寸,甚至在击穿电压达到600v的情况下,实现理想的低rds(on)。结果是晶片尺寸可减小达35%。而对于最终用户来说,这意味着封装尺寸的大幅减小。

第三步:确定热要求

选择mosfet的下一步是计算系统的散热要求。设计人员必须考虑两种不同的情况,即最坏情况和真实情况。建议采用针对最坏情况的计算结果,因为这个结果提供更大的安全余量,能确保系统不会失效。在mosfet的资料表上还有一些需要注意的测量数据;比如封装器件的半导体结与环境之间的热阻,以及最大的结温。

器件的结温等于最大环境温度加上热阻与功率耗散的乘积(结温=最大环境温度 [热阻×功率耗散])。根据这个方程可解出系统的最大功率耗散,即按定义相等于i2×rds(on)。由于设计人员已确定将要通过器件的最大电流,因此可以计算出不同温度下的rds(on)。值得注意的是,在处理简单热模型时,设计人员还必须考虑半导体结/器件外壳及外壳/环境的热容量;即要求印刷电路板和封装不会立即升温。

雪崩击穿是指半导体器件上的反向电压超过最大值,并形成强电场使器件内电流增加。该电流将耗散功率,使器件的温度升高,而且有可能损坏器件。半导体公司都会对器件进行雪崩测试,计算其雪崩电压,或对器件的稳健性进行测试。计算额定雪崩电压有两种方法;一是统计法,另一是热计算。而热计算因为较为实用而得到广泛采用。不少公司都有提供其器件测试的详情,如飞兆半导体提供了“power mosfet avalanche guidelines”( power mosfet avalanche guidelines--可以到fairchild网站去下载)。除计算外,技术对雪崩效应也有很大影响。例如,晶片尺寸的增加会提高抗雪崩能力,最终提高器件的稳健性。对最终用户而言,这意味着要在系统中采用更大的封装件。

第四步:决定开关性能

选择mosfet的最后一步是决定mosfet的开关性能。影响开关性能的参数有很多,但最重要的是栅极/漏极、栅极/ 源极及漏极/源极电容。这些电容会在器件中产生开关损耗,因为在每次开关时都要对它们充电。mosfet的开关速度因此被降低,器件效率也下降。为计算开关过程中器件的总损耗,设计人员必须计算开通过程中的损耗(eon)和关闭过程中的损耗(eoff)。mosfet开关的总功率可用如下方程表达:psw=(eon eoff)×开关频率。而栅极电荷(qgd)对开关性能的影响最大。

基于开关性能的重要性,新的技术正在不断开发以解决这个开关问题。芯片尺寸的增加会加大栅极电荷;而这会使器件尺寸增大。为了减少开关损耗,新的技术如沟道厚底氧化已经应运而生,旨在减少栅极电荷。举例说,superfet这种新技术就可通过降低rds(on)和栅极电荷(qg),最大限度地减少传导损耗和提高开关性能。这样,mosfet就能应对开关过程中的高速电压瞬变(dv/dt)和电流瞬变(di/dt),甚至可在更高的开关频率下可靠地工作。

*免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。

流程

ic package (ic的封装形式)指芯片(die)和不同类型的框架(l/f)和塑封料(emc)形成的不同外形的封装体。

ic package种类很多,可以按以下标准分类:

按封装材料划分为:

金属封装、陶瓷封装、塑料封装

芯片封装,简单点来讲就是把foundry生产出来的集成电路裸片(die)放到一块起承载作用的基板上,再把管脚引出来,然后固定包装成为一个整体。它可以起到保护芯片的作用,相当于是芯片的外壳,不仅能固定、密封芯片,还能增强其电热性能。因此,封装对cpu和其他lsi集成电路而言,非常重要。

封装的类型,大致可以分为dip双列直插和smd贴片封装两种。

从结构方面,封装经历了最早期的晶体管to(如to-89、to92)封装发展到了双列直插封装,随后由philip公司开发出了sop小外型封装,以后逐渐派生出soj(j型引脚小外形封装)、tsop(薄小外形封装)、vsop(甚小外形封装)、 ssop(缩小型sop)、tssop(薄的缩小型sop)及sot(小外形晶体管)、soic(小外形集成电路)等。

从材料介质方面,包括金属、陶瓷、塑料、塑料,很多高强度工作条件需求的电路如军工和宇航级别仍有大量的金属封装。

以下为小编整理的主流封装类型:

常见的10大芯片封装类型

1、dip双列直插式封装

dip是指采用双列直插形式封装的集成电路芯片,绝大多数中小规模集成电路(ic)均采用这种封装形式,其引脚数一般不超过100个。采用dip封装的ic有两排引脚,需要插入到具有dip结构的芯片插座上。当然,也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。dip封装的芯片在从芯片插座上插拔时应特别小心,以免损坏引脚。

dip封装图

dip封装具有以下特点:

1、适合在pcb(印刷电路板)上穿孔焊接,操作方便。

2、芯片面积与封装面积之间的比值较大,故体积也较大。

dip是最普及的插装型封装,应用范围包括标准逻辑ic,存储器和微机电路等。

2、qfp/ pfp类型封装

qfp/pfp封装的芯片引脚之间距离很小,管脚很细,一般大规模或超大型集成电路都采用这种封装形式。用这种形式封装的芯片必须采用smd(表面安装设备技术)将芯片与主板焊接起来。

采用smd安装的芯片不必在主板上打孔,一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点,即可实现与主板的焊接。

qfp封装图

qfp/pfp封装具有以下特点:

1、适用于smd表面安装技术在pcb电路板上安装布线。

2、成本低廉,适用于中低功耗,适合高频使用。

3、操作方便,可靠性高。

4、芯片面积与封装面积之间的比值较小。

5、成熟的封转类型,可采用传统的加工方法。

目前qfp/pfp封装应用非常广泛,很多mcu 厂家的a芯片都采用了该封装。

3、bga类型封装

随着集成电路技术的发展,对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性,当ic的频率超过100mhz时,传统封装方式可能会产生所谓的“crosstalk”现象,而且当ic的管脚数大于208 pin时,传统的封装方式有其困难度。

因此,除使用qfp封装方式外,现今大多数的高脚数芯片皆转为使用bga(ball grid array package)封装技术。

bga封装图

bga封装具有以下特点:

1、i/o引脚数虽然增多,但引脚之间的距离远大于qfp封装方式,提高了成品率。

2、bga的阵列焊球与基板的接触面大、短,有利于散热。

3、bga阵列焊球的引脚很短,缩短了信号的传输路径,减小了引线电感、电阻;信号传输延迟小,适应频率大大提高,因而可改善电路的性能。

4、组装可用共面焊接,可靠性大大提高。

5、bga适用于mcm封装,能够实现mcm的高密度、高性能。

4、sop封装

sop(小外形封装)表面贴装型封装之一,引脚从封装两侧引出呈海鸥翼状(l 字形),材料有塑料和陶瓷两种。后来,由sop衍生出了soj(j型引脚小外形封装)、tsop(薄小外形封装)、vsop(甚小外形封装)、ssop(缩小型sop)、tssop(薄的缩小型sop)及sot(小外形晶体管)、soic(小外形集成电路)等。

sop封装图

该类型的封装的典型特点就是在封装芯片的周围做出很多引脚,封装操作方便,可靠性比较高,是目前的主流封装方式之一,属于真正的系统级封装。目前比较常见的是应用于一些存储器类型的ic。

由sop派生出来的几种芯片封装:

sop/soic/tssop/ssop封装图比较

soic

soic(small outline integrated circuit package),中文名称叫小外形集成电路封装,是由sop派生出来的,两种封装的具体尺寸,包括芯片的长、宽、引脚宽度、引脚间距等基本一样,所以在pcb设计的时候封装sop和soic可以混用。

soic是表面贴装集成电路封装形式中的一种,它比同等的dip封装减少约30-50%的空间,厚度方面减少约70%。与对应的dip封装有相同的插脚引线。对这类封装的命名约定是在soic或so后面加引脚数。例如,14pin的4011的封装会被命名为soic-14或so-14。

tsop

tsop是英文thin small outline package的缩写,即薄型小尺寸封装。tsop内存封装技术的一个典型特征就是在封装芯片的周围做出引脚,tsop适合用smt技术(表面安装技术)在pcb(印制电路板)上安装布线。tsop封装外形尺寸时,寄生参数(电流大幅度变化时,引起输出电压扰动)减小,适合高频应用,操作比较方便,可靠性也比较高。

5、qfn封装

qfn是一种无引线四方扁平封装,是具有外设终端垫以及一个用于机械和热量完整性暴露的芯片垫的无铅封装。

qfn封装图

该封装可为正方形或长方形。封装四侧配置有电极触点,由于无引脚,贴装占有面积比qfp 小,高度 比qfp 低。

qfn封装的特点:

1、表面贴装封装,无引脚设计;

2、无引脚焊盘设计占有更小的pcb面积;

3、组件非常薄(<1mm),可满足对空间有严格要求的应用;

4、非常低的阻抗、自感,可满足高速或者微波的应用;

5、具有优异的热性能,主要是因为底部有大面积散热焊盘;

6、重量轻,适合便携式应用。

qfn封装的小外形特点,可用于笔记本电脑、数码相机、个人数字助理(pda)、移动电话和mp3等便携式消费电子产品。从市场的角度而言,qfn封装越来越多地受到用户的关注,考虑到成本、体积各方面的因素,qfn封装将会是未来几年的一个增长点,发展前景极为乐观。

6、plcc封装

plcc是一种带引线的塑料的芯片封装载体.表面贴装型的封装形式,引脚从封装的四个侧面引出,呈“丁”字形,外形尺寸比 dip封装小得多。plcc封装适合用smt表面安装技术在pcb上安装布线,具有外形尺寸小、可靠性高的优点。

plcc封装图

plcc为特殊引脚芯片封装,它是贴片封装的一种,这种封装的引脚在芯片底部向内弯曲,因此在芯片的俯视图中是看不见芯片引脚的。这种芯片的焊接采用回流焊工艺,需要专用的焊接设备,在调试时要取下芯片也很麻烦,现在已经很少用了。

由于ic的封装类型繁多,对于研发测试,影响不大,但对于工厂的大批量生产烧录,ic封装类型越多,那么选择对应配套的烧录座型号也会越多。zlg致远电子十多年来专业于芯片烧录行业,其编程器支持并提供有各种封装类型ic的烧录座,可供工厂批量生产。

7、pqfp封装

pqfp是英文plastic quad flat package的缩写,即塑封四角扁平封装。pqfp封装的芯片引脚之间距离很小,管脚很细,一般大规模或超大规模集成电路采用这种封装形式,其引脚数一般都在100以上。

pqfp封装图

8、csp 芯片尺寸封装

随着全球电子产品个性化、轻巧化的需求蔚为风潮,封装技术已进步到csp(chip size p ackage)。它减小了芯片封装外形的尺寸,做到裸芯片尺寸有多大,封装尺寸就有多大。即封装后的ic尺寸边长不大于芯片的1.2倍,ic面积只比晶粒(die)大不超过1.4倍。

csp封装又可分为四类:

1、lead frame type(传统导线架形式),代表厂商有富士通、日立、rohm、高士达(goldstar)等等。

2、rigid interposer type( 硬质内插板型),代表厂商有摩托罗拉、索尼、东芝、松下等等。

3、flexible interposer type(软质内插板型),其中最有名的是tessera公司的microbga,cts的sim-bga也采用相同的原理。其他代表厂商包括通用电气(ge)和nec。

4、wafer level package(晶圆尺寸封装):有别于传统的单一芯片封装方式,wlcsp是将整片晶圆切割为一颗颗的单一芯片,它号称是封装技术的未来主流,已投入研发的厂商包括fct、aptos、卡西欧、epic、富士通、三菱电子等。

csp封装适用于脚数少的ic ,如内存条和便携电子产品。未来则将大量应用在信息家电(ia)、数字电视(dtv)、电子书(e-book)、无线网络wlan/gigabitethemet、adsl/手机芯片、蓝芽(bluetooth)等新兴产品中。

9、clcc封装

带引脚的陶瓷芯片载体,表面贴装型封装之一,引脚从封装的四个侧面引出,呈丁字形 。 带有窗口的用于封装紫外线擦除型eprom 以及带有eprom 的微机电路等。此封装也称为 qfj、qfj-g。

clcc封装图

10、flip chip封装

flip chip,又称倒装片,是近年比较主流的封装形式之一,主要被高端器件及高密度封装领域采用。在所有表面安装技术中,倒装芯片可以达到最小、最薄的封装。

ibm flip chip封装图

与cob相比,该封装形式的芯片结构和i/o端(锡球)方向朝下,由于i/o引出端分布于整个芯片表面,故在封装密度和处理速度上flip chip已达到顶峰,特别是它可以采用类似smt技术的手段来加工,因此是芯片封装技术及高密度安装的最终方向。

其他主流封装介绍

▲ to 晶体管外形封装

to(transistor out-line)的中文意思是“晶体管外形”。这是早期的封装规格,例如to-92,to-92l,to-220,to-252等等都是插入式封装设计。近年来表面贴装市场需求量增大,to封装也进展到表面贴装式封装。

▲?pga 插针网格阵列封装

pga(pin grid array package)芯片封装形式在芯片的内外有多个方阵形的插针,每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少,可以围成2-5圈。安装时,将芯片插入专门的pga插座。

▲mcm 多芯片模型贴装

曾有人想,当单芯片一时还达不到多种芯片的集成度时,能否将高集成度、高性能、高可靠的csp芯片(用lsi或ic)和专用集成电路芯片(as1c)在高密度多层互联基板上用表面安装技术(smt)组装成为多种多样电子组件、子系统或系统。由这种想法产生出多芯片组件mcm(multi chip model)。它将对现代化的计算机、自动化、通讯业等领域产生重大影响。

▲cerdip

用玻璃密封的陶瓷双列直插式封装,用于ecl ram,dsp(数字信号处理器)等电路。带有 玻璃窗口的cerdip 用于紫外线擦除型eprom 以及内部带有eprom 的微机电路等。引脚中 心 距2.54mm,引脚数从8 到42。在日本,此封装表示为dip-g(g 即玻璃密封的意思)。

▲lga(land grid array)

触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷lga,应用于高速 逻辑 lsi 电路。 lga 与qfp 相比,能够以比较小的封装容纳更多的输入输出引脚。另外,由于引线的阻 抗 小,对于高速lsi 是很适用的。但由于插座制作复杂,成本高,现在基本上不怎么使用 。

▲qfi(quad flat i-leaded packgac)

四侧i 形引脚扁平封装。表面贴装型封装之一。引脚从封装四个侧面引出,向下呈i 字 。 也称为msp。贴装与印刷基板进行碰焊连接。由于引脚无突出部分,贴装占有面 积小 于qfp。 日立制作所为视频模拟ic 开发并使用了这种封装。此外,日本的motorola 公司的pll ic 也采用了此种封装。

▲sip 单列直插式封装

欧洲半导体厂家多采用sil (single in-line)这个名称。引脚从封装一个侧面引出,排列成一条直线。当装配到印刷基板上时封装呈侧立状。引脚中心距通常为2.54mm,引脚数从2 至23,多数为定制产品。封装的形状各异。也有的把形状与zip 相同的封装称为sip。

▲tcp

薄膜封装tcp技术,主要用于intel mobile pentium mmx上。采用tcp封装技术的cpu的发热量相对于当时的普通pga针脚阵列型cpu要小得多,运用在笔记本电脑上可以减小附加散热装置的体积,提高主机的空间利用率,因此多见于一些超轻薄笔记本电脑中。但由于tcp封装是将cpu直接焊接在主板上,因此普通用户是无法更换的。

▲simm 单列存贮器组件

只在印刷基板的一个侧面附近配有电极的存贮器组件,通常指插入插座的组件。标准simm 有中心距为2.54mm 的30 电极和中心距为1.27mm 的72 电极两种规格。在印刷基板的单面或双面装有用soj 封装的1 兆位及4 兆位dram 的simm 已经在个人计算机、工作站等设备中获得广泛应用。至少有30~40%的dram 都装配在simm 里。

▲dimm(dual inline memory module)

双列直插内存模块,与simm相当类似,不同的只是dimm的金手指两端不像simm那样是互通的,它们各自独立传输信号,因此可以满足更多数据信号的传送需要。

文章九游会ag官方网站的版权声明:除非注明,否则均为苗坤旺离型膜原创文章,转载或复制请以超链接形式并注明出处。

发表评论

快捷回复: 表情:
applausebadlaughcoffeefabulousfacepalmfecesfrownheyhainsidiouskeepfightingnoprobpigheadshockedslapsocialsweattolaughwatermelonwittywowyeahyellowdog
评论列表 (暂无评论,10人围观)

还没有评论,来说两句吧...

微信二维码
微信二维码
支付宝二维码
网站地图