本文首先介绍了半导体制造工艺流程及其需要的设备和材料，其次阐述了 ic 晶圆生产线的 7 个主要生产区域及所需设备和材料，最后详细的介绍了半导体制造工艺，具体的跟随小编一起来了解一下。
一、半导体制造工艺流程及其需要的设备和材料
半导体产品的加工过程主要包括晶圆制造(前道，front-end)和封装(后道，back-end)测试，随着先进封装技术的渗透，出现介于晶圆制造和封装之间的加工环节，称为中道(middle-end)。由于半导体产品的加工工序多，所以在制造过程中需要大量的半导体设备和材料。在这里，我们以最为复杂的晶圆制造(前道)和传统封装(后道)工艺为例，说明制造过程的所需要的设备和材料。
集成电路产业链
晶圆生产线可以分成 7 个独立的生产区域：扩散(thermal process)、光刻(photo- lithography)、刻蚀(etch)、离子注入(ion implant)、薄膜生长(dielectric deposition)、抛光(cmp)、金属化(metalization)。这 7 个主要的生产区和相关步骤以及测量等都是晶圆洁净厂房进行的。在这几个生产区都放置有若干种半导体设备，满足不同的需要。例如在光刻区，除了光刻机之外，还会有配套的涂胶 / 显影和测量设备。
先进封装技术及中道(middle-end)技术
ic 晶圆制造流程图
二、ic 晶圆生产线的 7 个主要生产区域及所需设备和材料
传统封装工艺流程
传统封装(后道)测试工艺可以大致分为背面减薄、晶圆切割、贴片、引线键合、模塑、电镀、切筋 / 成型和终测等 8 个主要步骤。与 ic 晶圆制造(前道)相比，后道封装相对简单，技术难度较低，对工艺环境、设备和材料的要求远低于晶圆制造。
三、传统封装的主要步骤及所需设备和材料
四、半导体制造工艺解析
半导体制造工艺是集成电路实现的手段，也是集成电路设计的基础。自从 1948 年晶体管发明以来，半导体器件工艺技术的发展经历了三个主要阶段：1950 年采用合金法工艺，第一次生产出了实用化的合金结三极管；1955 年扩散技术的采用是半导体器件制造技术的重大发展，为制造高频器件开辟了新途径；1960 年平面工艺和外延技术的出现是半导体制造技术的重大变革，不但大幅度地提高了器件的频率、功率特性，改善了器件的稳定性和可靠性，而且也使半导体集成电路的工业化批量生产得以成为现实。目前平面工艺仍然是半导体器件和集成电路生产的主流工艺。
在半导体制造工艺发展的前 35 年，特征尺寸的缩小是半导体技术发展的一个标志，有效等比缩小(scaling-down)的努力重点集中在通过提高器件速度以及在成品率可接受的芯片上集成更多的器件和功能来提高性能。然而，当半导体行业演进到 45nm 节点或更小尺寸的时候，器件的等比缩小将引发巨大的技术挑战。其中两大挑战是不断增长的静态功耗和器件特性的不一致性。这些问题于 cmos 工艺快要到达原子理论和量子力学所决定的物理极限。
集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作，简单讲，这些操作可以分为四大基本类：薄膜制作(1ayer)、刻印(pattern)、刻蚀和掺杂。这些在单个芯片上制作晶体管和加工互连线的技术综合起来就成为半导体制造工艺。
一、光刻工艺
光刻是通过一系列生产步骤将晶圆表面薄膜的特定部分除去的工艺。在此之后，晶圆表面会留下带有微图形结构的薄膜。被除去的部分可能形状是薄膜内的孔或是残留的岛状部分。光刻生产的目标是根据电路设计的要求，生成尺寸精确的特征图形，且在晶圆表面的位置要正确，而且与其他部件的关联也正确。通过光刻过程，最终在晶圆片上保留特征图形的部分。有时光刻工艺又被称为 photomasking， masking，photolithography 或 microlithography，是半导体制造工艺中最关键的。在光刻过程中产生的错误可造成图形歪曲或套准不好，最终可转化为对器件的电特性产生影响。
二、掺杂工艺
掺杂是将特定量的杂质通过薄膜开口引入晶圆表层的工艺过程，它有两种实现方法：热扩散(thermal diffusion)和离子注入(implantation)。热扩散是在 1000℃左右高温下发生的化学反应，晶圆暴露在一定掺杂元素气态下。扩散的简单例子就如同除臭剂从压力容器内释放到房间内。气态下的掺杂原子通过扩散化学反应迁移到暴露的晶圆表面，形成一层薄膜，在芯片应用中，热扩散也称为固态扩散，因为晶圆材料是固态的。热扩散是一个化学反应过程。而离子注入是一个物理反应过程。晶圆被放在离子注入机的一端，掺杂离子源(通常为气态)在另一端。在离子源一端，掺杂体原子被离子化(带有一定的电荷)，被电场加到超高速，穿过晶圆表层。原子的动量将掺杂原子注入晶圆表层，就好像一粒子弹从枪内射入墙中。掺杂工艺的目的是在晶圆表层内建立兜形区，或是富含电子(n 型)或是富含空穴(p 型)。这些兜形区形成电性活跃区的 pn 结，在电路中的晶体管、二极管、电容器、电阻器都依靠它来工作。
三、膜层生长工艺
在晶圆表面生成了许多的薄膜，这些薄膜可以是绝缘体、半导体或导体。它们由不同的材料组成，是使用多种工艺生长或淀积的。这些主要的工艺技术是生长二氧化硅膜和淀积不同材料的薄膜。通用的淀积技术是化学气相淀积(cvd)、蒸发和溅射。
四、热处理工艺
热处理是简单地将晶圆加热和冷却来达到特定结果的工艺。在热处理的过程中，晶圆上没有增加或减去任何物质，另外会有一些污染物和水汽从晶圆上蒸发。在离子注入工艺后会有一步重要的热处理。掺杂原子的注入所造成的晶圆损伤会被热处理修复，这称为退火，温度一般在 1000℃左右。另外，金属导线在晶圆上制成后会有一步热处理。这些导线在电路的各个器件之间承载电流。为了确保良好的导电性，金属会在 450℃热处理后与晶圆表面紧密熔合。热处理的第三种用途是通过加热在晶圆表面的光刻胶将溶剂蒸发掉，从而得到精确的图形。
在半导体器件不断小型化以及柔性化的主流趋势下，以二硫化钼(mos2)等过渡金属硫属化合物(tmdc)为代表的二维半导体材料显示出独特的优势。国际半导体联盟在2015年的技术路线图(international technology roadmap for semiconductors, itrs)中明确地指出它是下一代半导体器件的关键材料。二维半导体材料具有超薄厚度(单原子层或少原子层)，优异的电学、光学、机械性能及多自由度可调控性，使其在未来的更轻、更薄、更快、更灵敏的电子学器件中具有优势。然而，现阶段以器件应用为背景的单层二硫化钼研究仍然存在以下两个关键的科学问题：1. 材料制备——如何获得高质量大尺度的二硫化钼晶圆；2. 器件工艺——如何实现高密度、高性能、大面积均一的器件加工。这是新型半导体材料从实验室走向市场要经历的共性问题，如能解决其高质量规模化制备和集成器件性能调控的关键科学障碍，必将有力推动二维半导体材料的应用发展进程，给柔性电子产业注入新的发展动力。
中国科学院物理研究所/北京凝聚态物理国家研究中心张广宇研究员课题组在过去十多年一直致力于高质量二维材料的外延、能带调控、复杂结构叠层、功能电子器件和光电器件的研究。近期，该组博士生王琴琴等在张广宇研究员的指导下，利用自主设计搭建的四英寸多源化学气相沉积设备，采用立式生长方法在蓝宝石衬底上成功外延制备了四英寸高质量连续单层二硫化钼晶圆，所外延的高质量薄膜由高定向(0°和60°)的大晶粒(平均晶粒尺寸大于100 μm)拼接而成。在这种高定向的薄膜中，高分辨透射电子显微镜观测到了近乎完美的4|4e型晶界。得益于独特的多源设计，所制备的晶圆具有目前国际上报道中最高的电子学质量。相关工作发表在近期的nano letters 2020上。
在此基础之上，该组李娜博士等在张广宇研究员、杨蓉副研究员的指导下，进行了一系列器件加工工艺的优化，包括：1)采用兼容的微加工工艺，逐层制作器件，保证了器件层与层之间的洁净，实现了器件阵列加工的大面积均一性；2)采用独特的物理吸附与化学反应相结合的原子层沉积方法，提高了器件绝缘层质量；3)采用金/钛/金多层结构作为接触电极，有效降低了器件的接触电阻。通过这些优化手段，成功实现了大面积二硫化钼柔性晶体管以及逻辑器件(如反相器、或非门、与非门、与门、静态随机存储器以及五环振荡器等)的制作，器件表现出优异的功能特性。其中，柔性场效应晶体管器件密度可达1518个/平方厘米，产量高达97%，是目前已报道结果中最高指标。此外，单个器件还表现出优异的电学性能和柔韧性，开关比达到1010，平均迁移率达到55cm2v-1s-1，平均电流密度为35 μa μm-1。相关结果发表在近期的nature electronics 2020上。
这两项工作突破了晶圆级高质量二硫化钼薄膜的外延技术，实现了二硫化钼柔性晶体管器件及逻辑器件的高密度集成，为大面积柔性电子器件的发展提供了新的思路与技术基础，预期可以有效推动二维半导体材料在柔性显示屏、智能可穿戴器件方面的应用。
该系列工作由中国科学院物理研究所与松山湖材料实验室联合完成，并得到了国家自然科学基金、国家重点研发计划、中科院b类先导专项、中科院青促会等项目的资助。
图1. 四英寸高定向单层二硫化钼外延晶圆
图2. 大面积二硫化钼柔性晶体管与柔性逻辑器件集成
图3. 二硫化钼柔性反相器、或非门、与非门、与门、静态随机存储器以及五环振荡器
文章链接
文章链接
编辑：米老猫
与非网 4 月 20 日讯，近年来，新型低维材料出现，其独特结构和奇异物性备受关注，已在电子和光电子器件等领域显现出其潜在的价值。
通过元素掺杂来调控半导体材料载流子类型及浓度是构建半导体功能器件的物理基础。具体到新型低维半导体材料，如何实现对其载流子的精准调控，同样是实现其丰富功能器件的必经之路。
近日，中国科学院上海技术物理研究所研究人员与复旦大学、南京大学、南京大学、华东师范大学及中科院微电子研究所的相关团队通力合作，提出了利用非易失性的铁电极化场对低维半导体材料的精准掺杂的新方法，并运用该方法构建了多种新型功能的电子和光电子器件。
研究人员提出了两种利用铁电极化调控构建低维半导体光电器件方法：
其一、通过纳米探针技术极化铁电薄膜，进而调控其覆盖的低维半导体(自上而下方法)。加正向电压，极化向下，半导体材料中注入电子；加负向电压，极化向上，半导体材料中注入空穴。其特征在于器件图案可任意编辑、可擦除重新写入、掺杂区域的空间尺寸精确，基于此方法研究人员构建了 p-n 结、bjt 晶体管及新型存储等器件。
其二、构建裂栅结构，通过固态电极施加电压极化铁电薄膜，进而调控顶层低维半导体(自下而上)。其特点是实现了固态结构，极化充分，器件性能及稳定性更佳。运用上述两种技术途径，皆可实现结型光电探测器及光伏器件，器件探测波长可覆盖可见 - 短波红外波段。
该铁电极化场调控低维半导体载流子的方法，为低维半导体功能化应用提供了新技术途径。相关研究成果相继在《自然 - 电子学》(doi.org/10.1038/s41928-019-0350-y)和《先进材料》(doi.org/10.1002/adma.201907937)等期刊公开发表。
还没有评论，来说两句吧...